(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2003年11月6日(06.11.2003)

PCT

(10) 国際公開番号 WO 03/091978 A1

(51) 国際特許分類7:

G09G 3/30, 3/20, H05B 33/14

[JP/JP]; 〒108-0075 東京都 港区 港南 4-1-8 Tokyo (JP).

(21) 国際出願番号:

PCT/JP03/02597

(22) 国際出願日:

2003年3月6日(06.03.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

2002 年4 月26 日 (26.04.2002) JP 特願2002-127532 特願2002-127637 2002年4月26日(26.04.2002) JP 特願2002-284393 2002年9月27日(27.09.2002)

(71) 出願人 (米国を除く全ての指定国について): 東芝 松下ディスプレイテクノロジー株式会社 (TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY CO., LTD.) (72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 高原 博司 (TAKAHARA, Hiroshi) [JP/JP]; 〒571-0807 大阪府 寝 屋川市 太秦 1011-1-345 Osaka (JP). 柘植 仁 志 (TSUGE, Hitoshi) [JP/JP]; 〒571-0074 大阪府 門真 市宮前町16-1 Osaka (JP).

(74) 代理人: 松田 正道 (MATSUDA, Masamichi); 〒532-0003 大阪府 大阪市 淀川区宮原 5 丁目 1 番 3 号 新大 阪生島ビル Osaka (JP).

(81) 指定国 (国内): CN, JP, KR, US.


添付公開書類:

国際調査報告書

/続葉有/

(54) Title: EL DISPLAY PANEL DRIVING METHOD

(54) 発明の名称: EL表示パネルの駆動方法



(a)... GATE SIGNAL LINE 17a
(b)... GATE SIGNAL LINE 17b
(c)... LUMINANCE
A... TIME t

(57) Abstract: To program pixel transistors to conduct predetermined currents by charging/discharging parasitic capacitors of source signal lines, a relatively large current needs to be made to flow from each source driver circuit of current output type. However, if such signal lines, a relatively large current needs to be made to flow from each source driver circuit of current output type. However, if such a large current is made to flow through a source signal line, this current is programmed to flow through the pixel, and consequently a current larger than a desired current flows in the EL device (15). For example, if an N-times (N=10) current is programmed, a 10-times current flows in the El

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

device (15), which emits light with a 10-times luminance. So as to achieve a predetermined luminance, the time during which the currents flows in the El device are set to 1/10 of one frame (1F). By thus driving the EL device, the parasitic capacitors of the source signal lines can be charged/discharged, thereby achieving a predetermined luminance.

(57) 要約: ソース信号線の寄生容量の充放電を十分に行い、所定の電流値を画素トランジスタにプログラムを行うためには、電流出力のソースドライバ回路から比較的大きな電流を出力する必要がある。しかし、このように大きな電流をソース信号線に流すとこの電流値が画素にプログラムされてしまい、所望電流に対し大きな電流がEL素子15に流れる。例えば、N=10倍の電流でプログラムすれば、10倍の電流がEL素子15に流れ、EL素子15は10倍の輝度で発光する。そこで所定の発光輝度を得るために、EL素子に電流が流れる時間を1フレーム(1F)の1/10にする。このように駆動することにより、ソース信号線の寄生容量を十分に充放電でき、所定の発光輝度を得ることができる。

1

明 細 書

EL表示パネルの駆動方法

技術分野

本発明は、有機または無機エレクトロルミネッセンス(EL)素子を用いたEL表示パネルなどの自発光表示パネルに関するものである。また、EL表示パネルの駆動方法と駆動回路およびそれらを用いた情報表示装置などに関するものである。

背景技術

一般に、アクティブマトリクス型表示装置では、多数の画素をマトリクス状に並べ、与えられた映像信号に応じて画素毎に光強度を制御することによって画像を表示する。たとえば、電気光学物質として液晶を用いた場合は、各画素に書き込まれる電圧に応じて画素の透過率が変化する。電気光学変換物質として有機エレクトロルミネッセンス(EL)材料を用いたアクティブマトリクス型の画像表示装置でも、基本的な動作は液晶を用いた場合と同様である。

液晶表示パネルは、各画素はシャッタとして動作し、バックライトからの光を画素であるシャッタでオンオフさせることにより画像を表示する。有機EL表示パネルは各画素に発光素子を有する自発光型である。そのため、有機EL表示パネルなどの自発光型の表示パネルは、液晶表示パネルに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。

有機EL表示パネルは各発光素子(画素)の輝度は電流量によって

制御される。つまり、発光素子が電流駆動型あるいは電流制御型であるという点で液晶表示パネルとは大きく異なる。

有機EL表示パネルも単純マトリクス方式とアクティブマトリクス 方式の構成が可能である。前者は構造が単純であるものの大型かつ高 精細の表示パネルの実現が困難である。しかし、安価である。後者は 大型、高精細表示パネルを実現できる。しかし、制御方法が技術的に 難しい、比較的高価であるという課題がある。現在では、アクティブ マトリクス方式の開発が盛んに行われている。アクティブマトリクス 方式は、各画素に設けた発光素子に流れる電流を画素内部に設けた薄 膜トランジスタ(トランジスタ)によって制御する。

このアクティブマトリクス方式の有機EL表示パネルは、特開平8 -234683号公報に開示されている。この表示パネルの一画素分の等価回路を図62に示す。画素16は発光素子であるEL素子15、第1のトランジスタ11a、第2のトランジスタ11bおよび蓄積容量19からなる。発光素子15は有機エレクトロルミネッセンス(EL)素子である。本発明では、EL素子15に電流を供給(制御)するトランジスタ11aを駆動用トランジスタ11と呼ぶ。また、図62のトランジスタ11bのように、スイッチとして動作するトランジスタをスイッチ用トランジスタ11と呼ぶ。

有機EL素子15は多くの場合、整流性があるため、OLED(有機発光ダイオード)と呼ばれることがある。図62では発光素子OLED15としてダイオードの記号を用いている。

ただし、本発明における発光素子15はOLEDに限るものではなく、素子15に流れる電流量によって輝度が制御されるものであればよい。たとえば、無機EL素子が例示される。その他、半導体で構成

される白色発光ダイオードが例示される。また、一般的な発光ダイオードが例示される。その他、発光トランジスタでもよい。また、発光素子15は必ずしも整流性が要求されるものではない。双方向性ダイオードであってもよい。なお、15はEL素子として説明するが、EL膜あるいはEL構造の意味として用いることがある。

図62の例では、Pチャンネル型のトランジスタ11aのソース端子(S)をVdd(電源電位)とし、EL素子15のカソード(陰極)は接地電位(Vk)に接続される。一方、アノード(陽極)はトランジスタ11bのドレイン端子(D)に接続されている。一方、Pチャンネル型のトランジスタ11aのゲート端子はゲート信号線17aに接続され、ソース端子はソース信号線18に接続され、ドレイン端子は蓄積容量19およびトランジスタ11aのゲート端子(G)に接続されている。

なお、本発明は、EL素子15を駆動する電流を供給するトランジスタ素子11aをPチャンネルとして」説明するがこれに限定するものではない。Nチャンネルでもよい。もちろん、トランジスタ11はバイポーラトランジスタ、FET、MOSFETであってもよい。基板71はガラス基板に限定されるものではなく、シリコン基板などの金属基板であってもよい。

画素16を動作させるために、まず、ゲート信号線17aを選択状態とし、ソース信号線18に輝度情報を表す映像信号を印加する。すると、トランジスタ11aが導通し、蓄積容量19が充電又は放電され、トランジスタ11bのゲート電位は映像信号の電位に一致する。ゲート信号線17aを非選択状態とすると、トランジスタ11aがオフになり、トランジスタ11bは電気的にソース信号線18から切り

WO 03/091978 PCT/JP03/02597

4

離される。トランジスタ11aのゲート電位は蓄積容量19によって 安定に保持される。トランジスタ11aを介して発光素子15に流れ る電流は、トランジスタ11aのゲート/ソース端子間電圧Vgsに 応じた値となり、発光素子15はトランジスタ11aを通って供給さ れる電流量に応じた輝度で発光し続ける。

有機EL表示パネルは、低温ポリシリコントランジスタアレイを用いてパネルを構成する。しかし、有機EL素子は、電流により発光するため、トランジスタの特性にバラツキがあると、表示ムラが発生するという課題があった。

発明の開示

本発明の目的は、上記従来のEL素子の課題を考慮して、画素トランジスタの特性バラツキがあっても、従来に比べて均一な表示を実現でき、かつ従来に比べて動画ボケの少ないEL表示装置の駆動方法を提供することである。

上記目的を達成するための第1の本発明は、マトリックス状に配置 されたEL素子と、

前記EL素子に流す電流を供給する駆動用トランジスタと、

前記EL素子の電流経路に配置された第1のスイッチング素子と、

前記第1のスイッチング素子をオンオフ制御するゲートドライバ回 路と、

前記駆動用トランジスタにプログラム電流を供給するソースドライ バ回路を具備し、

前記駆動用トランジスタはPチャンネルトランジスタであり、 前記ソースドライバ回路のプログラム電流を発生させる単位トラン ジスタはNチャンネルトランジスタであり、

前記ゲートドライバ回路は、前記第1のスイッチング素子を、1フレーム期間または1フィールド期間において、少なくとも複数回以上オフ状態に制御するEL表示パネルの駆動方法である。

また、第2の本発明は、マトリックス状に配置されたEL素子と、 前記EL素子に流す電流を供給する駆動用トランジスタと、 前記EL素子の電流経路に配置された第1のスイッチング素子と、 前記第1のスイッチング素子をオンオフ制御するゲートドライバ回 路と、

前記駆動用トランジスタにプログラム電流を供給するソースドライ バ回路を具備し、

前記駆動用トランジスタはPチャンネルトランジスタであり、 前記ソースドライバ回路のプログラム電流を発生させる単位トラン ジスタはNチャンネルトランジスタであり、

前記ゲートドライバ回路は、前記第1のスイッチング素子を、1フレーム期間または1フィールド期間において、2水平走査期間以上オフ状態に制御することを特徴とするEL表示パネルの駆動方法である。また、第3の本発明は、マトリックス状に配置されたEL素子と、

また、先のの本元列は、・・・フラブンのに日間にはいてエーが、「

前記EL素子に流す電流を供給する駆動用トランジスタと、

前記EL素子の電流経路に配置された第1のスイッチング素子と、

前記第1のスイッチング素子をオンオフ制御するゲートドライバ回 路と、

前記駆動用トランジスタにプログラム電流を供給するソースドライ バ回路を具備し、

前記駆動用トランジスタはPチャンネルトランジスタであり、

前記ソースドライバ回路のプログラム電流を発生させる単位トランジスタはNチャンネルトランジスタであり、

画素行を選択し電流プログラムを行う期間は、第1の期間と第2の 期間から構成され、

第1の期間に第1の電流が印加され、

第2の期間に第2の電流が印加され、

第1の電流は、第2の電流よりも大きく、

前記ソースドライバ回路は、第1の期間に第1の電流を出力し、第 1の期間の後の第2の期間に第1の電流を出力することを特徴とする EL表示パネルの駆動方法である。

また、第4の本発明は、第1のスイッチング素子は、1フレーム期間 または1フィールド期間において、周期的にオフ状態に制御されるこ とを特徴とする上記第1の本発明のEL表示パネルの駆動方法である。 また、第5の本発明は、プログラム電流を出力するソースドライバ回 路と、

マトリックス状に配置されたEL素子と、

前記EL素子に流す電流を供給する駆動用トランジスタと、

前記EL素子の電流経路に配置された第1のスイッチング素子と、

前記駆動用トランジスタに前記プログラム電流を伝達する経路を構成する第2のスイッチング素子と、

前記第1のスイッチング素子をオンオフ制御する第1のゲートドラ イバ回路と、

前記第2のスイッチング素子をオンオフ制御する第2のゲートドライバ回路と、

前記駆動用トランジスタにプログラム電流を供給するソースドライ

バ回路を具備し、

前記駆動用トランジスタはPチャンネルトランジスタであり、

前記ソースドライバ回路のプログラム電流を発生させる単位トランジスタはNチャンネルトランジスタであり、

前記第1のゲートドライバ回路は、前記第1のスイッチング素子を 、1フレーム期間または1フィールド期間において、複数回オフ状態 に制御し、

前記第1のゲートドライバ回路は、表示パネルの一辺に配置または 形成されており、

前記第2のゲートドライバ回路は、表示パネルの他辺に配置または 形成されていることを特徴とするEL表示パネルである。

また、第6の本発明は、ゲートドライバ回路は、駆動用トランジスタと同一プロセスで形成され、ソースドライバ回路は、半導体チップで形成されていることを特徴とする上記第5の本発明のEL表示パネルである。

また、第7の本発明は、ゲート信号線と、

ソース信号線と、

プログラム電流を出力するソースドライバ回路と、

ゲートドライバ回路と、

マトリックス状に配置されたEL素子と、

前記EL素子に流す電流を供給する駆動用トランジスタと、

前記EL素子の電流経路に配置された第1のトランジスタと、

前記駆動用トランジスタに前記プログラム電流を伝達する経路を構成する第2のトランジスタと、

前記駆動用トランジスタにプログラム電流を供給するソースドライ

バ回路を具備し、

前記駆動用トランジスタはPチャンネルトランジスタであり、

前記ソースドライバ回路のプログラム電流を発生させる単位トランジスタはNチャンネルトランジスタであり、

前記ソースドライバ回路は、前記ソース信号線にプログラム電流を 出力し、

前記ゲートドライバ回路は、ゲート信号線に接続され、

前記第2のトランジスタのゲート端子は、前記ゲート信号線に接続 され、

前記第2のトランジスタのソース端子は、前記ソース信号線に接続 され、

前記第2のトランジスタのドレイン端子は、前記駆動用トランジスタのドレイン端子に接続され、

前記ゲートドライバ回路は、複数のゲート信号線を選択して、前記 プログラム電流を複数の画素の前記駆動用トランジスタに供給するこ とを特徴とするEL表示パネルである。

また、第8の本発明は、I (Iは2以上の整数) 画素行、J (Jは2以上の整数) 画素列からなる表示領域を有し、

前記表示領域のソース信号線に映像信号を印加するソースドライバ回路と、

前記表示領域のゲート信号線にオン電圧またはオフ電圧を印加するゲートドライバ回路と、

前記表示領域以外の箇所に形成されたダミー画素行を具備し、

前記表示領域にはEL素子がマトリックス状に形成され、ソースドライバ回路からの映像信号に基づいて発光し、

前記ダミー画素行は、発光しないか、もしくは発光状態が視覚的に見えないように構成されていることを特徴とするEL表示パネルである。

また、第9の本発明は、ゲートドライバ回路は、複数画素行を同時に 選択して、ソースドライバ回路からの映像信号を前記複数の画素行に 印加し、

第1行目の画素行もしぐは I 画素行が選択される時には、ダミー画素行が選択されることを特徴とする上記第7の本発明のE L表示パネルである。

また、第10の本発明は、ゲートドライバ回路はPチャンネルトランジスタで構成されていることを特徴とする上記第7の本発明のEL表示パネルである。

また、第11の本発明は、マトリックス状に配置されたEL素子と、 前記EL素子に流す電流を供給する駆動用トランジスタと、

前記EL素子の電流経路に配置された第1のスイッチング素子と、 前記第1のスイッチング素子をオンオフ制御するゲートドライバ回 路と、

前記駆動用トランジスタにプログラム電流を供給するソースドライ バ回路を具備し、

前記駆動用トランジスタおよび前記第1のスイッチング素子はPチャンネルトランジスタであり、

前記ソースドライバ回路のプログラム電流を発生させる単位トランジスタはNチャンネルトランジスタであり、

前記ソースドライバ回路のプログラム電流を発生させる単位トランジスタはNチャンネルトランジスタであることを特徴とするEL表示

パネルである。

また、第12の本発明は、EL素子を所定輝度よりも高輝度で発光する電流を前記EL素子に供給し、

1フレームまたは1フィールドの1/N(Nは1より大きい)期間、 前記EL素子を発光させることを特徴とするEL表示パネルの駆動方 法である。

また、第13の本発明は、フレームの1/Nの期間は、複数期間に分割されていることを特徴とする上記第12の本発明のEL表示パネルの駆動方法である。

また、第14の本発明は、電流によりEL素子に流す電流をプログラムするEL表示パネルにあって、

所定輝度よりも高い輝度で前記EL素子を発光させ、1/N(N>1)の表示領域を表示し、

前記1/Nの表示領域を順次シフトして全画面を表示することを特徴とするEL表示パネルの駆動方法である。

また、第15の本発明は、マトリックス状に配置されたEL素子と、 前記EL素子に流す電流を供給する駆動用トランジスタと、前記EL 素子の電流経路に配置された第1のスイッチング素子と、前記第1の スイッチング素子をオンオフ制御するゲートドライバ回路を有するE L表示パネルと、

受話器を具備することを特徴とするEL表示装置である。

ここで、本明細書中に記載した本発明の内、一の発明は2つの動作からなる。第1の動作は、画素16の駆動用トランジスタ11aに、電流ドライバ回路(IC)14から電流を供給(あるいは吸収)し、駆動用トランジスタ11aに所定の電流をプログラムする。第2の動

作は、前記駆動用トランジスタ11aにプログラムされた電流をEL素子15に流す。以上のように、駆動用トランジスタ11aに電流プログラムし、この電流をEL素子15に流すことにより、駆動用トランジスタ11aに特性バラツキが発生していても、プログラムされた所定の電流を流すことができるようになる。したがって、均一な画面表示を実現できる。EL素子15に流す電流はEL素子15と駆動用トランジスタ11a間に形成または配置されたトランジスタ11dにより間欠動作される。

また、他の一の発明は、複数画素行の駆動用トランジスタ11aを同時に選択し、電流プログラムを実施する方法である。選択画素行は順次走査する。たとえば、電流ドライバ14から1 μ Aの電流を出力し、2つの画素行を同時に選択するとすれば、1つの画素行には、1 μ 2=0.5 μ Aの電流がプログラムされる。

これを実現するために、画面の上端と下端のうち、少なくとも一方に、ダミー画素行を形成する。このダミー画素行は、電流プログラムされても発光しないように構成される。また、ダミー画素行は、同時に選択される画素行-1の本数が形成または配置される。

電流ドライバ14が電流出力するソース信号線18には寄生容量がある。寄生容量を十分に充放電できなければ、画素16には所定の電流を書き込むことができない。充放電を良好にするためには、電流ドライバ14からの出力電流を大きくすればよい。しかし、電流ドライバ14から出力する電流は画素16の駆動用トランジスタ11aに書き込まれる。したがって、電流ドライバ14からの出力電流を大きくすると、駆動用トランジスタ11aに書き込まれる電流も大きくなり、EL素子15の発光輝度も比例して大きくなる。そのため、所定輝

度表示にならない。

複数画素行の駆動用トランジスタ11aを同時に選択すれば、電流ドライバ14からの出力電流は複数画素行に分割されて、電流プログラムが実施される。したがって、電流ドライバ14から出力する電流を大きくし、かつ駆動用トランジスタ11aの書き込み電流を小さくすることができる。

また、更に他の一の発明は、画素16の点灯を間欠にするものである。つまり、画面表示は間欠表示にする。画面表示を間欠表示にすることにより動画ボケの発生がなくなる。したがって、CRTのように、残像がなく、良好な動画表示を実現できる。間欠表示は、駆動用トランジスタとEL素子15間に配置または形成されたトランジスタ11dを制御することにより実現する。

なお、上記構成によれば、例えば、N=10倍の電流で画素トランジスタにプログラムすれば、10倍の電流がEL素子15に流れ、EL素子15は10倍の輝度で発光する。そこで所定の発光輝度を得るために、EL素子に電流が流れる時間を1フレーム(1F)の1/10にする。このように駆動することにより、ソース信号線の寄生容量を十分に充放電でき、所定の発光輝度を得ることができる。この様に、N倍の電流で画素にプログラムするため、ソース信号線の寄生容量を十分に充放電できる。したがって、精度のよい電流プログラムを実現できるから均一表示を実現できる。また、1F/Nの期間の間だけ、EL素子15に電流を流し、他の期間(1F(N-1)/N)は電流を流さない。この表示状態では1Fごとに画像データ表示、黒表示(非点灯)が繰り返される間欠表示となる。したがって、画像の輪郭ぼけがなくなり良好な動画表示を実現できる。

図面の簡単な説明

- 第1図は、本発明の表示パネルの画素構成図である。
- 第2図は、本発明の表示パネルの画素構成図である。
- 第3図は、本発明の表示パネルの動作の説明図である。
- 第4図は、本発明の表示パネルの動作の説明図である。
- 第5図は、本発明の表示装置の駆動方法の説明図である。
- 第6図は、本発明の表示装置の構成図である。
- 第7図は、本発明の表示パネルの製造方法の説明図である。
- 第8図は、本発明の表示装置の構成図である。
- 第9図は、本発明の表示装置の構成図である。
- 第10図は、本発明の表示パネルの断面図である。
- 第11図は、本発明の表示パネルの断面図である。
- 第12図は、本発明の表示パネルの説明図である。
- 第13図は、本発明の表示装置の駆動方法の説明図である。
- 第14図は、本発明の表示装置の駆動方法の説明図である。
- 第15図は、本発明の表示装置の駆動方法の説明図である。
- 第16図は、本発明の表示装置の駆動方法の説明図である。
- 第17図は、本発明の表示装置の駆動方法の説明図である。
- 第18図は、本発明の表示装置の駆動方法の説明図である。
- 第19図は、本発明の表示装置の駆動方法の説明図である。
- 第20図は、本発明の表示装置の駆動方法の説明図である。
- 第21図は、本発明の表示装置の駆動方法の説明図である。
- 第22図は、本発明の表示装置の駆動方法の説明図である。
- 第23図は、本発明の表示装置の駆動方法の説明図である。

第24図は、本発明の表示装置の駆動方法の説明図である。

第25図は、本発明の表示装置の駆動方法の説明図である。

第26図は、本発明の表示装置の駆動方法の説明図である。

第27図は、本発明の表示装置の駆動方法の説明図である。

第28図は、本発明の表示装置の駆動方法の説明図である。

第29図は、本発明の表示装置の駆動方法の説明図である。

第30図は、本発明の表示装置の駆動方法の説明図である。

第31図は、本発明の表示装置の駆動方法の説明図である。

第32図は、本発明の表示装置の駆動方法の説明図である。

第33図は、本発明の表示装置の駆動方法の説明図である。

第34図は、本発明の表示装置の構成図である。

第35図は、本発明の表示装置の駆動方法の説明図である。

第36図は、本発明の表示装置の駆動方法の説明図である。

第37図は、本発明の表示装置の構成図である。

第38図は、本発明の表示装置の構成図である。

第39図は、本発明の表示装置の駆動方法の説明図である。

第40図は、本発明の表示装置の構成図である。

第41図は、本発明の表示装置の構成図である。

第42図は、本発明の表示パネルの画素構成図である。

第43図は、本発明の表示パネルの画素構成図である。

第44図は、本発明の表示装置の駆動方法の説明図である。

第45図は、本発明の表示装置の駆動方法の説明図である。

第46図は、本発明の表示装置の駆動方法の説明図である。

第47図は、本発明の表示パネルの画素構成図である。

第48図は、本発明の表示装置の構成図である。

第49図は、本発明の表示装置の駆動方法の説明図である。

第50図は、本発明の表示パネルの画素構成図である。

第51図は、本発明の表示パネルの画素構成図である。

第52図は、本発明の表示装置の駆動方法の説明図である。

第53図は、本発明の表示装置の駆動方法の説明図である。

第54図は、本発明の表示パネルの画素構成図である。

第55図は、本発明の表示装置の駆動方法の説明図である。

第56図は、本発明の表示装置の駆動方法の説明図である。

第57図は、本発明の携帯電話の説明図である。

第58図は、本発明のビューファインダの説明図である。

第59図は、本発明のビデオカメラの説明図である。

第60図は、本発明のデジタルカメラの説明図である。

第61図は、本発明のテレビ(モニター)の説明図である。

第62図は、従来の表示パネルの画素構成図である。

第63図は、本発明の表示パネルの画素構成図である。

第64図は、本発明の表示パネルの画素構成図である。

第65図は、本発明の表示パネルの画素構成図である。

第66図は、本発明の表示装置の駆動方法の説明図である。

第67図は、本発明の表示装置の駆動方法の説明図である。

第68図は、本発明の表示パネルの説明図である。

第69図は、本発明の表示パネルの説明図である。

第70図は、本発明の表示パネルの説明図である。

第71図は、本発明の表示パネルの説明図である。

第72図は、本発明の表示パネルの説明図である。

第73図は、本発明の表示パネルの説明図である。

第74図は、本発明の表示パネルの説明図である。

第75図は、本発明の表示パネルの説明図である。

第76図は、本発明の表示パネルの説明図である。

第77図は、本発明の表示装置の駆動方法の説明図である。

第78図は、本発明の表示装置の駆動方法の説明図である。

第79図は、本発明の表示装置の駆動方法の説明図である。

第80図は、本発明の表示装置の駆動方法の説明図である。

第81図は、本発明の表示装置の駆動方法の説明図である。

第82図は、本発明の表示パネルの説明図である。

第83図は、本発明の表示パネルの説明図である。

第84図は、本発明の表示パネルの説明図である。

第85図は、本発明の表示パネルの説明図である。

第86図は、本発明の表示パネルの説明図である。

第87図は、本発明の検査方法の説明図である。

第88図は、本発明の検査方法の説明図である。

第89図は、本発明の検査方法の説明図である。

第90図は、本発明の検査方法の説明図である。

第91図は、本発明の検査方法の説明図である。

第92図は、本発明の検査方法の説明図である。

第93図は、本発明の検査方法の説明図である。

第94図は、本発明の表示装置の電源回路の説明図である。

第95図は、本発明の表示装置の電源回路の説明図である。

第96図は、本発明の表示装置の電源回路の説明図である。

第97図は、本発明の表示装置の電源回路の説明図である。

第98図は、本発明の表示パネルの駆動方法の説明図である。

第99図は、本発明の表示装置の説明用の概略の断面図である。

第100図は、本発明の表示装置の説明図である。

第101図は、本発明の表示装置の説明図である。

第102図は、本発明の表示装置の説明図である。

第103図は、本発明の表示装置の説明図である。

第104図は、本発明の表示装置の説明図である。

第105図は、本発明の表示装置の説明図である。

第106図は、本発明の表示装置の説明図である。

第107図は、本発明の表示装置の説明図である。

第108図は、本発明の表示装置の説明図である。

第109図は、本発明の表示装置の説明図である。

第110図は、本発明の表示装置の説明図である。

第111図は、本発明の表示装置の説明図である。

第112図は、本発明の表示装置の説明図である。

第113図は、本発明の表示装置の説明図である。

第114図は、本発明の表示装置の説明図である。

第115図は、本発明の表示パネルの駆動方法の説明図である。

第116図は、本発明の表示パネルの駆動方法の説明図である。

第117図は、本発明の表示パネルの駆動方法の説明図である。

第118図は、本発明の表示パネルの駆動方法の説明図である。

第119図は、本発明の表示パネルの駆動方法の説明図である。

第120図は、本発明の表示パネルの駆動方法の説明図である。

第121図は、本発明の表示パネルの駆動方法の説明図である。

第122図は、本発明の表示パネルの駆動方法の説明図である。

第123図は、本発明の表示パネルの駆動方法の説明図である。

第124図は、本発明の表示パネルの駆動方法の説明図である。 第125図は、本発明の表示パネルの駆動方法の説明図である。 第126図は、本発明の表示パネルの駆動方法の説明図である。 第127図は、本発明の表示パネルの駆動方法の説明図である。 第128図は、本発明の表示パネルの駆動方法の説明図である。 第129図は、本発明の表示パネルの駆動方法の説明図である。 第130図は、本発明の表示パネルの駆動方法の説明図である。 第131図は、本発明の表示パネルの駆動方法の説明図である。 第132図は、本発明の表示パネルの駆動方法の説明図である。 第133図は、本発明の表示パネルの駆動方法の説明図である。 第134図は、本発明の表示パネルの駆動方法の説明図である。 第135図は、本発明の表示パネルの駆動方法の説明図である。 第136図は、本発明の表示パネルの駆動方法の説明図である。 第137図は、本発明の表示パネルの駆動方法の説明図である。 第138図は、本発明の表示パネルの駆動方法の説明図である。 第139図は、本発明の表示パネルの駆動方法の説明図である。 第140図は、本発明の表示パネルの駆動方法の説明図である。 第141図は、本発明の表示パネルの駆動方法の説明図である。 第142図は、本発明の表示パネルの駆動方法の説明図である。 第143図は、本発明の表示パネルの駆動方法の説明図である。 第144図は、本発明の表示パネルの駆動方法の説明図である。 第145図は、本発明の表示パネルの駆動方法の説明図である。 第146図は、本発明の表示パネルの駆動方法の説明図である。 第147図は、本発明の表示パネルの駆動方法の説明図である。 第148図は、本発明の表示パネルの駆動方法の説明図である。 WO 03/091978

第149図は、本発明の表示パネルの駆動方法の説明図である。 第150図は、本発明の表示パネルの駆動方法の説明図である。 第151図は、本発明の表示パネルの駆動方法の説明図である。 第152図は、本発明の表示パネルの駆動方法の説明図である。 第153図は、本発明の表示パネルの駆動方法の説明図である。 第154図は、本発明の表示パネルの駆動方法の説明図である。 第155図は、本発明の表示パネルの駆動方法の説明図である。 第156図は、本発明の表示パネルの駆動方法の説明図である。 第157図は、本発明の表示パネルの駆動方法の説明図である。 第158図は、本発明の表示パネルの駆動方法の説明図である。 第159図は、本発明の表示パネルの駆動方法の説明図である。 第160図は、本発明の表示パネルの駆動方法の説明図である。 第161図は、本発明の表示パネルの駆動方法の説明図である。 第162図は、本発明の表示パネルの駆動方法の説明図である。 第163図は、本発明の表示パネルの駆動方法の説明図である。 第164図は、本発明の表示パネルの駆動方法の説明図である。 第165図は、本発明の表示装置の駆動方法の説明図である。 第166図は、本発明の表示装置の駆動方法の説明図である。 第167図は、本発明の表示装置の駆動方法の説明図である。 第168図は、本発明の表示装置の駆動方法の説明図である。 第169図は、本発明の表示装置の駆動方法の説明図である。 第170図は、本発明の表示装置の駆動方法の説明図である。 第171図は、本発明の表示装置の駆動方法の説明図である。 第172図は、本発明の表示装置の駆動方法の説明図である。 第173図は、本発明の表示装置の駆動方法の説明図である。

第174図は、本発明の表示装置の駆動方法の説明図である。 第175図は、本発明の表示装置の駆動方法の説明図である。 第176図は、本発明の表示装置の駆動方法の説明図である。 第177図は、本発明の表示装置の駆動方法の説明図である。 第179図は、本発明の表示装置の駆動方法の説明図である。 第179図は、本発明の表示装置の駆動方法の説明図である。 第180図は、本発明の表示装置の駆動方法の説明図である。 第181図は、本発明の表示装置の駆動方法の説明図である。 第181図は、本発明の表示装置の駆動方法の説明図である。 第181図は、本発明の表示装置の駆動方法の説明図である。 第181図は、本発明のメースドライバ回路の説明図である。 第185図は、本発明のソースドライバ回路の説明図である。 第187図は、本発明のソースドライバ回路の説明図である。 第187図は、本発明のソースドライバ回路の説明図である。

第189図は、本発明のソースドライバ回路の説明図である。

(符号の説明)

- 11 トランジスタ (薄膜トランジスタ)
- 12 ゲートドライバ I C (回路)
- 14 ソースドライバ I C (回路)
- 15 EL(素子)(発光素子)
- 16 画素
- 17 ゲート信号線
- 18 ソース信号線

	•
1 9	蓄積容量(付加コンデンサ、付加容量)
5 0	表示画面
5 1	書き込み画素(行)
5 2	非表示画素 (非表示領域、非点灯領域)
5 3	表示画素(表示領域、点灯領域)
6 1	シフトレジスタ
6 2	インバータ
6 3	出力バッファ
7 1	アレイ基板(表示パネル)
7 2	レーザー照射範囲(レーザースポット)
7 3	位置決めマーカー
7 4	ガラス基板(アレイ基板)
8 1	コントロールIC(回路)
8 2	電源 I C (回路)
8 3	プリント基板
8 4	フレキシブル基板
8 5	封止フタ
8 6	カソード配線
8 7	アノード配線(V d d)
8 8	データ信号線
8 9	ゲート制御信号線
1 0 1	土手(リブ)
1 0 2	層間絶縁膜

104 コンタクト接続部

105 画素電極

WO 03/091978 PCT/JP03/02597

22

- 106 カソード電極
- 107 乾燥剤
- 108 λ/4板
- 偏光板 109
- 薄膜封止膜 1 1 1
- 281 ダミー画素 (行)
- 341 出力段回路
- 371 OR回路
- 点灯制御線 401
- 471 逆バイアス線
- 472 ゲート電位制御線
- 561 電子ボリウム回路
- 562 トランジスタのSD (ソースードレイン) ショート
- 571 アンテナ
- 572 キー
- 573 筐体
- 574 表示パネル
- 581 接眼リング
- 582 拡大レンズ
- 583 凸レンズ
- 591 支点 (回転部)
- 592 撮影レンズ
- 593 格納部
- 594 スイッチ
- 601 本体

23

- 602 撮影部
- 603 シャッタスイッチ
- 611 取り付け枠
- 612 脚
- 613 取り付け台
- 6 1 4 固定部
- 631 切り替えスイッチ
- 681 絶縁膜
- 691 回折格子
- 721 画素開口部
- 341 出力段回路
- 991 基準電圧回路
- 992 PC (データ入力手段、制御手段)
 - 993 入力回路 (オペアンプ、スイッチ、A/D変換回路)
 - 994 トランジスタ
 - 995 オペアンプ
 - 9 9 6 接続端子
 - 997 プローブ (接続手段)
 - 941 コイル (トランス)
 - 942 制御回路
 - 943 ダイオード
 - 944 コンデンサ
 - 9 4 5 抵抗
 - 946 トランジスタ
 - 951 スイッチ

24

- 952 温度センサ
- 991 液晶表示パネル
- 1001 接続樹脂
- 1002 封止樹脂
- 1003 拡散剤
- 1004 偏光板(偏光フィルム、円偏光板、円偏光フィルム)
- 1011 ガラスリング
- フレキシブル基板 1021
- 1022 コントローラ
- 1023 コネクタ端子
- 1031 シリアルデータ
- 1032 パラレル映像データ
- 1033 ゲートドライバ回路制御データ
- 放熱板(放熱フィルム) 1051
- 1052 穴(空気穴、放熱穴)
- 1061 実装部品
- 1062 プリント基板
- 緩衝部材(緩衝突起) 1063
- 1111 単位ゲート出力回路
- 1381 寄生容量
- 1431 コンデンサドライバ
- 1433 コンデンサ信号線
- 1434 結合コンデンサ
- 1461 電流出力回路
- 1471 出力端子

- 1472 寄生容量
- 1481 インバータ
- 1511 共通信号線
- 1512 共通ドライバ回路
- 1841、1842、1843 電流源(トランジスタ)
- 1851 スイッチ (オンオフ手段)
- 1854 電流源(1単位)
- 1853 内部配線
- 1861 ボリウム (電流調節手段)
- 1891 トランジスタ群

発明を実施するための最良の形態

本明細書において各図面は理解を容易にまたは/および作図を容易にするため、省略または/および拡大縮小した箇所がある。たとえば、図11に図示する表示パネルの断面図では封止膜111などを十分厚く図示している。一方、図10において、封止フタ85は薄く図示している。また、省略した箇所もある。たとえば、本発明の表示パネルなどでは、反射防止のために円偏光板などの位相フィルムを偏光板が必要である。しかし、本明細書の各図面では省略している。以上のことは以下の図面に対しても同様である。また、同一番号または、記号等を付した箇所は同一もしくは類似の形態もしくは材料あるいは機能もしくは動作を有する。

なお、各図面等で説明した内容は特に断りがなくとも、他の実施例等と組み合わせることができる。たとえば、図8の表示パネルにタッチパネルなどを付加し、図57から図61、図102など図示する情

報表示装置などを構成することができる。また、拡大レンズ582を取り付け、ビデオカメラ(図59など参照のこと)などに用いるビューファインダ(図58を参照のこと)を構成することもできる。また、図4、図15、図18、図21、図23、図27、図31、図35、図39、図44、図52、図53、図55、図63、図67、図77、図78、図79、図80、図114、図116、図120、図122、図125、図129、図130、図131、図132、図133、図136、図139、図144、図145、図152から図164などで説明した本発明の駆動方法は、いずれの本発明の表示装置または表示パネルもしくは情報表示装置などに適用することができる。

なお、本明細書では、駆動用トランジスタ11、スイッチング用トランジスタ11などは薄膜トランジスタとして説明するが、これに限定するものではない。薄膜ダイオード(TFD)、リングダイオードなどでも構成することができる。また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。もちろん、FET、MOSーFET、MOSトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトランジスタ、PLZT素子などでもよいことは言うまでもない。つまり、スイッチ素子11、駆動用素子11と構成するものはこれらのいずれでも使用することができる。

以下、本発明のELパネルについて図面を参照しながら説明をする。 有機EL表示パネルは、図10に示すように、画素電極としての透明 電極105が形成されたガラス板71(アレイ基板)上に、電子輸送 WO 03/091978 PCT/JP03/02597

層、発光層、正孔輸送層などからなる少なくとも1層の有機EL層15および金属電極(反射膜) (カソード)106が積層されたものである。透明電極(画素電極)105である陽極(アノード)にプラス、金属電極(反射電極)106の陰極(カソード)にマイナスの電圧を加えると有機EL素子15が発光する。

アノードあるいはカソードへ電流を供給する配線(図8のカソード 配線86、アノード配線87)には大きな電流が流れる。たとえば、 EL表示装置の画面サイズが40インチサイズになると100(A) 程度の電流が流れる。したがって、アノードおよびカソード配線の抵 抗値は十分低く作製(形成)する必要がある。この課題に対して、本 発明では、まず、アノードなどの配線(EL素子に発光電流を供給す る配線)を薄膜で形成する。そして、この薄膜配線に電解めっき技術 あるいは無電解めっき技術でメッキし、配線にメッキ層を積層するこ とにより配線の厚みを厚く形成している。

めっき金属としては、クロム、ニッケル、金、銅、アルミあるいはこれらの合金、アマンガム構造などが例示される。また、必要に応じて、配線そのもの、あるいは配線に銅薄からなる金属配線を貼り付けている。また、配線の上に銅ペーストなどをスクリーン印刷し、ペーストなどを積層させることにより配線の厚みを厚くし、配線抵抗を低下させる。また、ボンディング技術で配線のワイヤをボンディングしてもよい。また、必要に応じて、配線に絶縁層を形成し、さらに導電体層を積層してグランドパターンを形成し、配線との間にコンデンサ(容量)を形成してもよい。

金属電極106には、リチウム、銀、アルミニウム、マグネシウム 、インジウム、銅または各々の合金等の仕事関数が小さなものを用い ることが好ましい。特に、例えばA1-Li合金を用いることが好ましい。また、透明電極105には、ITO等の仕事関数の大きな導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。なお、ITOはIZOなどの他の材料でもよい。この事項は他の画素電極105に対しても同様である。

本発明のEL膜15は蒸着で形成することに限定するものではなく、インクジェットで形成してもよいことは言うまでもない。つまり、本発明のEL素子15とは、蒸着プロセスで形成する低分子EL材料で構成されたものに限定されるものではなく、インクジェットなどで形成される高分子EL材料で構成されたものでもよい。その他、スクリーン印刷あるいはオフセット印刷技術などで形成されたものでもよい。 封止フタ85とアレイ基板71との空間には乾燥剤107を配置する。これは、有機EL膜15は湿度に弱いためである。EL膜15を封止ふた85で外気と遮断し、乾燥剤107によりシール剤を浸透する水分を吸収し有機EL膜15の劣化を防止する。

図10はガラスの封止フタ85を用いて封止する構成であるが、図11のようにフィルム (薄膜でもよい。つまり、薄膜封止膜である) 111を用いた封止であってもよい。たとえば、封止フィルム (薄膜封止膜) 111としては電解コンデンサのフィルムにDLC (ダイヤモンドライク カーボン)を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い (防湿性能が高い)。このフィルムを封止膜111として用いる。なお、封止フタあるいは封止膜111の熱膨張係数は、アレイ基板71の熱膨張係数に対し、10%以内の差の材料を用いて形成あるいは構成することが好ましい。

熱膨張係数がずれていると封止ふた111などとアレイ基板71など が剥離する。なお、封止膜111は、DLC膜などを電極106の表 面に直接蒸着する構成ものよいことは言うまでもない。その他、樹脂 薄膜と金属薄膜を多層に積層して、薄膜封止膜を構成してもよい。

薄膜111の膜厚はn・d (nは薄膜の屈折率、複数の薄膜が積層されている場合はそれらの屈折率を総合(各薄膜のn・dを計算)にして計算する。dは薄膜の膜厚、複数の薄膜が積層されている場合はそれらの屈折率を総合して計算する。)が、EL素子15の発光主波長2以下となるようにするとよい。この条件を満足させることにより、EL素子15からの光取り出し効率が、ガラス基板で封止した場合に比較して2倍以上になる。また、アルミニウムと銀の合金あるいは混合物あるいは積層物を形成してもよい。

以上のように封止フタ85を用いず、封止膜111で封止する構成を薄膜封止構成と呼ぶ。基板71側から光を取り出す「下取り出し(図10を参照、光取り出し方向は図10の矢印方向である)」の場合は、EL膜を形成後、EL膜上にカソードとなるアルミ電極を形成する。次にこのアルミ膜上に緩衝層としての樹脂層を形成する。緩衝層としては、アクリル、エポキシなどの有機材料が例示される。また、膜厚は1 μ m以上10 μ m以下の厚みが適する。さらに好ましくは、膜厚は2 μ m以上6 μ m以下の厚みが適する。この緩衝膜上に封止膜74を形成する。緩衝膜がないと、応力によりEL膜構造が崩れ、筋状に欠陥が発生する。封止膜111は前述したように、DLC(ダイヤモンド ライク カーボン)、あるいは電界コンデンサの層構造(誘電体薄膜とアルミ薄膜とを交互に多層蒸着した構造)が例示される。

E L 層 1 5 側から光を取り出す「上取り出し、図 1 1 を参照、光取

WO 03/091978 PCT/JP03/02597

30

り出し方向は図11の矢印方向である」の場合の薄膜封止は、EL膜15を形成後、EL膜15上にカソード(アノード)となるAg-Mg膜を20オングストローム以上300オングストロームの膜厚で形成する。その上に、ITOなどの透明電極を形成して低抵抗化する。次にこの電極膜上に緩衝層としての樹脂層を形成する。この緩衝膜上に封止膜111を形成する。

有機EL層15から発生した光の半分は、反射膜106で反射され、アレイ基板71と透過して出射される。しかし、反射膜106には外光を反射し写り込みが発生して表示コントラストを低下させる。この対策のために、アレイ基板71に2/4板108および偏光板(偏光フィルム)109を配置している。これらは一般的に円偏光板(円偏光シート)と呼ばれる。

なお、画素が反射電極の場合はEL層15から発生した光は上方向に出射される。したがって、位相板108および偏光板109は光出射側に配置することはいうまでもない。なお、反射型画素は、画素電極105を、アルミニウム、クロム、銀などで構成して得られる。また、画素電極105の表面に、凸部(もしくは凹凸部)を設けることで有機EL層15との界面が広くなり発光面積が大きくなり、また、発光効率が向上する。なお、カソード106(アノード105)となる反射膜を透明電極に形成する、あるいは反射率を30%以下に低減できる場合は、円偏光板は不要である。写り込みが大幅に減少するからである。また、光の干渉も低減し望ましい。

画素の開口部以外にアクリルのカーボンを含有させた樹脂を塗布する (ブラックマトリックス (BM)) ことにより、写りこみを抑制することができる。樹脂などは光吸収性を有するものであれば何でも良

い。六価クロムなどの黒色の金属、塗料、表面に微細な凹凸を形成した薄膜あるいは厚膜もしくは部材、酸化チタン、酸化アルミニウム、酸化マグネシウム、オパールガラスなどの光拡散物でもよい。また、暗色、黒色でなくとも光変調層24が変調する光に対して補色の関係のある染料、顔料などで着色されたものでもよい。

画素電極105は透明電極(ITO)で形成される。画素電極105上に、EL膜15が形成される。カソード電極106と画素電極105間に挟時されたEL素子15に電界が印加されることによりEL素子15が発光する。

課題は、電界が印加されたEL層15のすべてが発光してしまう点にある。画素電極105下にトランジスタ11、ゲート信号線17が形成された領域は光が透過しない(この光が透過しない領域を非透過領域と呼ぶ)。非透過領域のEL層15が発光しても、発光した光は遮光されてしまう。しかし、発光した領域においても電力は使用されているから、非透過領域で発光しているEL層が多いほど電力効率が低下することになる。

この課題を解決するため、本発明では、図68で図示するように非 発光領域に絶縁膜681を形成している。絶縁膜681は、画素電極 105と積層して形成する。また、絶縁膜681は非発光領域上に形 成する。非発光領域上とは、画素電極105とEL層15間、カソー ド106とEL層15間のいずれも該当する。図68は画素電極10 5とEL層15間に絶縁膜681を形成した構成である。

図71は、画素電極105を上から見た構成を模式的に図示している。非発光領域上に絶縁膜681が形成されている。また、図72は 画素開口部721以外の部分に絶縁膜681を形成したところを示し ている。

絶縁膜は、SiO₂、SiO、TiO₂、Al₂O₃などの無機材料からなる 薄膜が例示される。また、アクリル樹脂、レジストなど有機材料から なる薄膜あるいは厚膜でもよい。なお、非透過領域の画素電極をパタ ーニングにより取り除いても良い。また、カソードを構成する金属薄 膜などをパターニングにより取り除いても良いことは言うまでもない。

絶縁膜681を形成すること、あるいはバターンニングによりEL素子15の電極を取り除くことにより、EL膜15には電荷が注入されなくなる。したがって、非発光領域でのEL素子15の発光は発生しなくなるから、電力効率は向上する。

なお、画素サイズは、図73に図示するように、RGBで大きさを変化させてもよいことは言うまでもない。EL素子15は、RGBで発光効率が異なるため、図73のようにRGBで画素開口率(画素サイズ)を変化させることのより、ホワイトバランスを良好にすることができる。

また、基板71から外部に放射(出射)される光量を増大させるためには、図69に図示するように回折格子を形成するとよい。回折格子により、EL層15で発生した光が回折し、全臨界角で反射される光量が少なくなる。したがって、基板71から出射する光量が増大し、高輝度表示を実現できるようになる。

図69の(a)は回折格子691を画素電極105上に形成した実施例である。画素電極105をパターニングすることにより、あるいは画素電極105の下層あるいは画素電極105上に回折格子を形成することのより、回折効果が発揮される。

回折格子の形状は、円弧状、三角形状、のこぎり歯状、矩形状、サ

インカーブ状のいずれでもよい。しかし、特性、効率の観点からサインカーブ状にすることが好ましい。回折格子のピッチは $1~\mu$ m以上 $2~\nu$ 0 μ m以下とすることが好ましく、特に、 $2~\mu$ m以上 $1~0~\mu$ m以下とすることが好ましい。回折格子の高さは $2~\mu$ m以上 $2~0~\mu$ m以下とすることが好ましく、特に、 $3~\mu$ m以上 $1~0~\mu$ m以下とすることが好ましい。また、回折格子は、線状($2~\nu$ 元状)よりも $3~\nu$ 元(ドットマトリックス状)に構成することが好ましい。線状であれば、偏光依存性が発生するからである。

図69の(b)は回折格子691をカソード電極106上に形成した実施例である。カソード電極106をパターニングすることにより、あるいはカソード電極106の下層あるいはカソード電極106上に回折格子を形成することのより、回折効果が発揮される。

図70は回折格子691をカソード電極106および画素電極に形成した実施例である。回折格子691a、691bは2次元状(線状)に形成し、回折格子691aと回折格子691bとは形成方向が直交するように構成すればよい。もちろん、回折格子691a、回折格子691bの一方が3次元状あるいは両方が3次元状に構成してもよいことは言うまでもない。

トランジスタ11はLDD (ロー ドーピング ドレイン) 構造を採用することが好ましい。また、本明細書ではEL素子として有機EL素子 (OEL、PEL、PLED、OLEDなど多種多様な略称で記述される) 15を例にあげて説明するがこれに限定するものではなく、無機EL素子にも適用されることは言うまでもない。

まず、有機EL表示パネルに用いられるアクティブマトリックス方式は、

WO 03/091978 PCT/JP03/02597

34

- 1. 特定の画素を選択し、必要な表示情報を与えられること。
- 2. 1フレーム期間を通じてEL素子に電流を流すことができること。 という2つの条件を満足させなければならない。

この2つの条件を満足させるため、図62に図示する従来の有機ELの画素構成では、第1のトランジスタ11bは画素を選択するためのスイッチング用トランジスタ、第2のトランジスタ11aはEL素子(EL膜)15に電流を供給するための駆動用トランジスタとする。

この構成を用いて階調を表示させる場合、駆動用トランジスタ11 a のゲート電圧として階調に応じた電圧を印加する必要がある。したがって、駆動用トランジスタ11 a のオン電流のばらつきがそのまま表示に現れる。

トランジスタのオン電流は単結晶で形成されたトランジスタ(たとえば、シリコン基板に形成されたトランジスタ)であれば、きわめて均一であるが、安価なガラス基板に形成することのできる形成温度が450度以下の低温ポリシリ技術で形成した低温多結晶トタンジスタでは、そのしきい値のばらつきが±0.2 V~0.5 Vの範囲でばらつきがある。そのため、駆動用トランジスタ11aを流れるオン電流がこれに対応してばらつき、表示にムラが発生する。これらのムラは、しきい値電圧のばらつきのみならず、トランジスタの移動度、ゲート絶縁膜の厚みなどでも発生する。また、トランジスタ11の劣化によっても特性は変化する。

トランジスタの特性のばらつきは、低温ポリシリコン技術に限定されるものではなく、プロセス温度が450度(摂氏)以上の高温ポリシリコン技術でも、固相(CGS)成長させた半導体膜を用いてトランジスタなどを形成したものでも発生する。その他、有機トランジス

35

タでも発生する。アモルファスシリコントランジスタでも発生する。 なお、本明細書では低温ポリシリコン技術で形成したトランジスタを 主として説明する。

したがって、図62のように、電圧を書き込むことにより、階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要がある。しかし、現状の低温多結晶ポリシリコントランジスタなどではこのバラツキを所定範囲以内に抑えるというスペックを満足できない。

本発明のE L表示装置の画素構造は、具体的には図1に示すように単位画素が4つからなる複数のトランジスタ11ならびにE L素子により形成される。画素電極はソース信号線と重なるように構成する。つまり、ソース信号線18上に絶縁膜あるいはアクリル材料からなる平坦化膜を形成して絶縁し、この絶縁膜上に画素電極105を形成する。このようにソース信号線18上の少なくとも1部に画素電極を重ねる構成をハイアパーチャ(HA)構造と呼ぶ。不要な干渉光などが低減し、良好な発光状態が期待できる。

この回路は1画素内に4つのトランジスタ11を有しており、トランジスタ11a のゲートはトランジスタ11bのソースに接続されている。また、トランジスタ11bおよびトランジスタ11cのゲートはゲート信号線17aに接続されている。トランジスタ11bのドレインはトランジスタ11cのソースならびにトランジスタ11dのソースに接続され、トランジスタ11cのドレインはソース信号線18に接続されている。トランジスタ11dのゲートはゲート信号線17bに接続され、トランジスタ11dのドレインはEL素子15のアノード電極に接続されている。

尚、トランジスタ11b及び11cは、本発明の第2のスイッチング素子の一例である。また、トランジスタ11dは、本発明の第1のスイッチング素子の一例である。

ゲート信号線(第1の走査線)17aをアクティブ(オン電圧を印加)とすることによりEL素子15の駆動用のトランジスタ11aおよびスイッチ用トランジスタ11cがオンする。同時に、前記EL素子15に流すべき電流値をソースドライバ回路14から流す。また、トランジスタ11aのゲートとドレイン間を短絡するようにトランジスタ11bがオンすると共に、トランジスタ11aのゲートとソース間に接続されたコンデンサ(キャパシタ、蓄積容量、付加容量)19にソースドライバ回路14が流した電流を記憶する(図3の(a)を参照のこと)。

次に、ゲート信号線17aを非アクティブ(OFF電圧を印加)、 ゲート信号線17bをアクティブとして、電流の流れる経路を前記第 1のトランジスタ11a並びにEL素子15に接続されたトランジス タ11dならびに前記EL素子15を含む経路に切り替えて、記憶し た電流を前記EL素子15に流すように動作する(図3の(b)を参 照のこと)。

なお、1画素に必要なコンデンサ19の容量をCs(pF)とし、1画素が占める面積(開口率ではない。画素サイズである。)をSp(Y) (平方 μ m)とすれば、SOO/Sp \leq Cs \leq 20000/Sp とし、さらに好ましくは、Sp \leq Sp \leq Sp > <math>Sp > Sp > <math>Sp > Sp > <math>Sp > Sp > <math>Sp > <math>S

37

コンデンサ19は画素の非表示領域におおむね形成することがこのましい。一般的に、フルカラー有機EL15を作成する場合、有機EL層15をメタルマスクによるマスク蒸着で形成する。マスク位置ずれが発生すると各色の有機EL層15(15R、15G、15B)が重なる危険性がある。そのため、各色の隣接する画素間の非表示領域は10 μ 以上離れなければならない。この部分は発光に寄与しない部分(非発光領域)となる。したがって、蓄積容量19をこの領域に形成することは画素内の有効利用となり、開口率向上のために有効な手段となる。

なお、図1ではすべてのトランジスタはPチャンネルで構成している。Pチャンネルは多少Nチャンネルのトランジスタに比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はEL素子構成をPチャンネルで構成することのみに限定するものではない。Nチャンネルのみで構成してもよい。また、NチャンネルとPチャンネルの両方を用いて構成してもよい。

なお、図1においてトランジスタ11c、11bは同一の極性で構成し、かつNチャンネルで構成し、トランジスタ11a、11dはPチャンネルで構成することが好ましい。一般的にPチャンネルトランジスタはNチャンネルトランジスタに比較して、信頼性が高い、キンク電流が少ないなどの特長があり、電流を制御することによって目的とする発光強度を得るEL素子15に対しては、トランジスタ11aをPチャンネルにする効果が大きい。

最適には画素を構成するトランジスタ11をすべてPチャンネルで 形成し、内蔵ゲートドライバ12もPチャンネルで形成することが好 ましい。このようにアレイをPチャンネルのみのトランジスタで形成 することにより、マスク枚数が5枚となり、低コスト化、高歩留まり 化を実現できる。

たとえば、ある画素の駆動用トランジスタ11aはIw電流を流すのに、ゲート端子はVdd電圧よりもVt2だけ低くする必要がある(図88の実線)。他のある画素の駆動用トランジスタ11aはIw電流を流すのに、ゲート端子はVdd電圧よりもVt1だけ低くする必要がある(図88の点線)。これらのVtはソース信号線18の電位の変化であるが、画素16のトランジスタ11aの特性を示していることになる。

つまり、選択された画素16の駆動トランジスタ11aのゲート端子電位がソース信号線18の電位となる。駆動トランジスタ11aのゲート端子電位の調整により駆動トランジスタ11aが流す電流が決定されるから、駆動トランジスタ11aのゲート電位より駆動トランジスタ11aの特性を測定することができる。また、画素16内で発生している欠陥によりソース信号線18の電位が異状出力となる。し

たがって、欠陥などを検出することができる。

ゲートドライブ回路12を制御し、1ゲート信号線17aにオン電圧を印加する。つまり、1画素行ずつ、順次選択していく(他のゲート信号線17aにはオフ電圧が印加されている)。また、ソース信号線18にはIw電流を流すように設定する。ゲート信号線17aにオン電圧が印加され、選択された画素16のトランジスタ11aのゲート端子は、所定電流Iwを流すに必要とするVt電圧となる。

ゲート信号線17bにはオフ電圧を印加しておく。オフ電圧に印加によりトランジスタ11dはオフ状態となり、駆動用トランジスタ11aとEL素子15とは切り離された状態となる。したがって、EL素子15が形成されていないアレイ状態でも本発明の検査方法を適用できる。

以上のように、ゲート信号線17aのオン電圧位置を、1水平走査期間(1H)に同期して順次シフトしていくと、図89に図示するようにソース信号線18電位が変化する(図88も参照のこと)。変化は、1Hに同期して出力される。なお、1Hに同期すること限定されるものではない。画像を表示するのではなく、検査のためだからである。したがって、1Hとは、1画素行を順次選択するという意味であって、説明を容易にするためである。1Hは任意の固定の時間(期間)であって良い。つまり、1Hとは、検査する画素行を選択している期間である。

なお、本発明の検査方式(検査装置、検査方法)では、複数画素行を同時に選択してもよいことは明らかである。画素欠陥などは、複数画素行を同時に選択しても異状出力がソース信号線18に出力されることで検出できるからである。検査を行う画素16から出力される電

40

流は μ A程度の微小電流である。画素 1 6 でショート欠陥などが発生していると、少なくともm Aオーダーの出力がソース信号線 1 8 に出力される。したがって、複数画素行を同時に選択して検査を行うことができる。極端には、表示領域 5 0 の全画素行を選択し、一括検査を行っても良い。また、画面 5 0 の 1 1 1 2 ずつ検査を行っても良い。

図90は、本発明の検査方法を実施するための検査回路の構成図である。各ソース信号線18の電極端子996にプローブ997を接続し、ソース信号線18にプログラム電流Iwを印加している。プログラム電流Iwは、基準電圧回路991の電圧値により変更あるいは調整できる。基準電圧発生回路991の基準電圧Vaがオペアンプ995の+端子(正極性端子)に入力される。オペアンプ995とトランジスタ994と抵抗Rmで定電流回路を構成している。

プログラム電流 I wは 1 μ A以上 1 0 μ A以下に設定する。基本的には、パネルを駆動するのに必要な最大値の電流で実施する。また、 黒書き込み状態 (黒表示時)の検討するため、1 0 0 n A以下の低電流で測定してもよい。

基準電圧回路991が出力する基準電圧Vaは、オペアンプ995の+端子に印加される。オペアンプの+端子と一端子は同一電位となるから、トランジスタ994にはソース信号線18に流れる電流 I w = Va/Rmが流れる。したがって、すべてのソース信号線18には定電流 I wが流れる。また、基準電圧Vaの変更により、容易に電流 I wを変更できる。

なお、本発明では、すべてのソース信号線18に同一電流 I wを流すとして説明するが、これに限定するものではない。たとえば、隣接したソース信号線18に異なる定電流を流して検査を行ってもよい。

また、奇数番目のソース信号線18にプローブ997 電極996との接続方式は、プローブ997に限定するものではない。 たとえば、ACF技術で接着してもよい。また、金バンプ、ニッケル バンプにより接続をとってもよい。

また、本発明の検査方式において、ソース信号線18には定電流Iwを流すとして説明をするがこれに限定するものではない。たとえば、矩形波状の電流(交流電流)を流して検査をしてもよい。また、電圧をソース信号線18に印加し、ソース信号線18の隣接ショートなどを検出する第1モードと、定電流をソース信号線18に流して画素欠陥を検出する第2モードとを組み合わせてもよい。また、EL素子15のカソード電極、アノード電極に印加した信号(電圧もしくは電流)をソース信号線18で検出あるいは測定することにより検査を行っても良い。

図90の回路構成によれば、ソース信号線18に定電流Iwが流れるから、ゲート信号線17aを順次シフトしていくと、図89の電圧(電流)波形を測定することができる。この電圧波形を入力回路(高入力インピーダンスのオペアンプ、入力を切り替えるアナログスイッチ、AD(アナログーデジタル)変換回路などで構成される)993でアナログ電圧(電流)をデジタル信号に変換して、パーソナルコンピュータ(PC)992などのデータ収集手段および制御手段に取り込む。

ソース信号線18には微小な電流が流れることから、インピーダンスが高い状態である。この状態で、ソース信号線18の電位変化(あるいは絶対値)を良好に測定するためには、高インピーダンス回路(たとえば、FET回路で構成された入力オペアンプの+入力端子)を

ソース信号線18に接続する。つまり、プローブ997と入力回路993のオペアンプ (図示せず) の+入力回路とは電気的に接続されている。

QCIFパネルの場合、176×RGB=528本のソース信号線18がある。このソース信号線18のすべてに、ADコンバータを配置することは困難である。そこで、入力回路993の入力オペアンプの出力側に、マルチプレクサタイプのアナログスイッチ(図示せず)を配置する。このアナログスイッチの出力にADコンバータを配置し、このADコンバータからのデータをPC992に取り込む。図90では、この高インピーダンス回路、アナログスイッチなどを入力回路993として表現している。

図91がソース信号線18の電位(出力される電流または電圧)を 測定する回路(検査回路)のタイミングチャートである。図91の(a)は1Hに同期したソース信号線18の電位(電圧または電流)変 化を示している。図91の(b)はゲート信号線17bの電位を図示 している。つまり、1画素行ずつオン電圧位置がシフトされていることを示している。この選択画素行に同期して、選択された画素行のトランジスタ11aが動作し、ソース信号線18の電位(図91の(a))が変化する。

図91の(c)はデータ入力手段992へのデータ取り込み信号である(入力回路993内のアナログスイッチの切り替え信号ということもできる)。このデータ取り込み信号の立ち上がりでデータ入力手段992にデータが取り込まれる。

PC992では取り込まれたデータの値を評価/判断する。また、 データの値を蓄積する。この結果により、アレイあるいはパネルの欠っ 陥状態、欠陥位置、欠陥モード、不良状態などを検出あるいは検査する。

図87の画素構成で、ゲート信号線17aにオン電圧を印加し、ゲート信号線17bにオフ電圧を印加した状態では、Vdd端子→トランジスタ11aのSD間→トランジスタ11c→ソース信号線18への電流経路が生じる。

トランジスタ11aにソース端子Sードレイン端子D間ショート(SDショートまたはチャンネルショートと呼ぶ)が発生していると、ソース信号線18にはVdd電圧が出力される(図92の(a)のSDショート)。したがって、トランジスタ11aのSDショート(画素欠陥)を電気的に検出できる。

また、ゲート信号線17aが断線していれば、プログラム電流IWの経路は発生しないので、ソース信号線18の電位がグランド電位に近くなる(図92の(b)のゲート断線を参照)。したがって、ゲート信号線17aの断線などの線欠陥も検出できる(検査できる)。もちろん、ソース信号線が断線していれば、出力が全くでないのでソース信号線18の断線を検出できる。

また、すべてのゲート信号線17aにオフ電圧を印加した状態で、 規定以外の電圧がソース信号線18に出力されていれば、いずれかの 画素16のトランジスタ11cあるいはトランジスタ11bに欠陥が 発生しているということを検出もできる。また、Vdd端子にVdd 電圧(アノード電圧)を印加するか、Vdd端子をオープンにするか を変化させることにより、ソース信号線18に出力される信号が変化 する。この変化により画素16内で発生している欠陥を詳細に検討、 検査することができる。また、カソード電極に対しても、信号印加状

能でより、ソース信号線18に出力される信号が変化するから、画素 16の欠陥を検出できる。

逆に、ソース信号線18に信号を印加し、カソード電極に出力される信号を検出することにより画素16の欠陥などを検出できることは言うまでもない。この場合も、画素行を選択するオン電圧位置を順次走査することにより実施すればよい。

ゲートドライバ回路12により選択する画素行位置を順次シフトし、シフト動作と同期してソース信号線18の電位を順次測定している。以上の動作を画面50の上から下まで実施する(1画素列の検査が完了する)ことにより表示パネル(アレイ基板71)の検査を行うことができる。

図93の(a)に図示するように、1画素列(1つのソース信号線18に接続された画素16)のソース信号線18の信号線電位を測定することにより、最大電圧Vtmax(画素16の駆動トランジスタ11aのVt(図88を参照のこと)の最大値)、最小電圧Vtmin画素16の駆動トランジスタ11aのVt(図88を参照のこと)の最小値)を検出することができる。この最大電圧と最小電圧との差が所定値以上の場合に、測定あるいは検査しているアレイまたはパネルを不良と判定する。

また、アレイまたはパネル内のV t 分布を測定し、図93の(b)に図示するように、トランジスタ11aの特性分布を求めることができる。この特性分布から、V t の標準偏差、平均値を算出することができる。また、V t の標準偏差、平均値が所定範囲以外の時、測定あるいは検査しているアレイまたはパネルを不良と判定する。

本発明の検査方法は、ゲートドライバ回路12を制御して、少ない

とも1本のゲート信号線17aにオン電圧を印加し、ソース信号線18にプログラム電流を流すことにより、画素16の検査を行う。

なお、以上の実施例において、1画素行ずつ、選択し、ソース信号線18に出力されるV t を測定あるいは検査するとしたが、これに限定するものではない。複数画素行を同時に選択してもよい。また、最初に奇数画素行を順次選択して奇数番目の画素16を順次検査を行い、次に偶数画素行を順次選択して偶数番目の画素16を順次検査を行っても良い。この場合であっても、図92に図示するような画素欠陥(ゲート断線、SDショートなど)を検出することができる。

検査を高速に実施するためには、まず、複数本のゲート信号線18 を選択し、概略の欠陥位置、欠陥モードを検出した後、欠陥がある箇 所を再度、1ゲート信号線17aずつオン電圧を印加して、欠陥位置 あるいは欠陥状態を特定すればよい。

本発明の検査方式において、すべてのソース信号線18には一度にプロービィングすることを要しない。たとえば、偶数番目のソース信号線18bはオープンにし、奇数番目のソース信号線18aの端子電極996にプローブ997をプロービィングして、本発明の検査方式を実施してもよい。次に、奇数番目のソース信号線18bはオープンにし、偶数番目のソース信号線18aの端子電極996にプローブ997をプロービィングして、本発明の検査方式を実施してもよい。

もちろん、4画素列番目ごとにプロービィングを行い、プロービィング位置を順次シフトして検査を行っても良い。

なお、図90などにおいて、ゲートドライバ回路12は内蔵ゲートドライバ回路(半導体チップとして外付けでない)としたが、これに限定するものではない。ゲートドライバIC12を半導体チップで形

成し、COG工法などを用いてゲート信号線17に積載してもよい。

図90では、プローブ997を介して、ソース信号線18に電圧を 印加するとしたが、これに限定するものではない。ソースドライバI C14を基板71に実装した後は、ソースドライバIC14を動作さ せて、ソース信号線18に定電流を印加してもよい。この定電流によ る電圧変化を入力回路993で測定する。

以上の実施例では、図87の画素構成における検査方式の説明であった。しかし、本発明はこれに限定するものではなく、他の画素構成 (図38など)においても本発明の検査方式を実施することができる。

以上のように、本発明の検査方式(検査装置、検査回路)は、EL表示装置あるいはEL表示装置に用いるアレイ基板71に関するものである。画素16を選択するゲート信号線17aに選択電圧を印加し、該当画素の駆動トランジスタ11aがソース信号線18から電気的に接続されるようにして検査を行うものである。また、カソードあるいはアノード電極などの外部から入力できる端子(信号線)に電圧(電流でもよい)などの信号を印加し、前記信号がソース信号線18に出力されるか否かを検出するものである。また、基本的には、ソース信号線18には定電流を印加して検査を行うものである。また、選択するゲート信号線17aは順次走査を行う。

表示パネルは、ソースドライバ回路14を直接アレイ基板71に形成されていないことが好ましい。検査が容易になるからである。また、検査は、アレイ基板71にEL素子15を形成後、封止ガラス(封止フタ)を取り付ける前に実施することが好ましい。不良パネルで廃棄するコストを低減できるからである。

以下、さらに理解を容易にするために、図1のEL素子構成につい

て図3を用いて説明する。本発明のEL素子構成は2つのタイミングにより制御される。第1のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでトランジスタ11bならびにトランジスタ11cがONすることにより、等価回路として図3の(a)となる。ここで、信号線より所定の電流Iwが書き込まれる。これによりトランジスタ11aはゲートとドレインが接続された状態となり、このトランジスタ11aとトランジスタ11cを通じて電流Iwが流れる。従って、トランジスタ11aのゲートーソースの電圧はI1が流れるような電圧となる。

第2のタイミングはトランジスタ11aとトランジスタ11cが閉じ、トランジスタ11dが開くタイミングであり、そのときの等価回路は図3の(b)となる。トランジスタ11aのソースーゲート間の電圧は保持されたままとなる。この場合、トランジスタ11aは常に飽和領域で動作するため、Iwの電流は一定となる。

このように動作させると、表示状態は図5に図示するようになる。 つまり、図5の(a)の51aは表示画面50における、ある時刻での電流プログラムされている画素(行)(書き込み画素行)を示している。この画素(行)51aは、図5の(b)に図示するように非点灯(非表示画素(行))とする。他の、画素(行)は表示画素(行)53とする(非画素53のEL素子15には電流が流れ、EL素子15が発光している)。

図1の画素構成の場合、図3の(a)に示すように、電流プログラム時は、プログラム電流 I wがソース信号線18に流れる。この電流 I wがトランジスタ11aを流れ、I wを流す電流が保持されるように、コンデンサ19に電圧設定(プログラム)される。このとき、ト

48

ランジスタ11dはオープン状態(オフ状態)である。

次に、EL素子15に電流を流す期間は図3の(b)のように、トランジスタ11c、11bがオフし、トランジスタ11dが動作する。つまり、ゲート信号線17aにオフ電圧(Vgh)が印加され、トランジスタ11b、11cがオフする。一方、ゲート信号線17bにオン電圧(Vgl)が印加され、トランジスタ11dがオンする。

このタイミングチャートを図4に図示する。なお、図4などにおいて、括弧内の添え字(たとえば、(1)など)は画素行の番号を示している。つまり、ゲート信号線17a(1)とは、画素行(1)のゲート信号線17aを示している。また、図4の上段の*H(「*」には任意の記号、数値が当てはまり、水平走査線の番号を示す)とは、水平走査期間を示している。つまり、1Hとは第1番目の水平走査期間である。なお、以上の事項は、説明を容易にするためであって、限定(1Hの番号、1H周期、画素行番号の順番など)するものではない。

図4でわかるように、各選択された画素行(選択期間は、1日としている)において、ゲート信号線17aにオン電圧が印加されている時には、ゲート信号線17bにはオフ電圧が印加されている。また、この期間は、EL素子15には電流が流れていない(非点灯状態)。選択されていない画素行において、ゲート信号線17aにオフ電圧が印加され、ゲート信号線17bにはオン電圧が印加されている。また、この期間は、EL素子15に電流が流れている(点灯状態)。

なお、トランジスタ11aのゲートとトランジスタ11cのゲート は同一のゲート信号線11aに接続している。しかし、トランジスタ 11aのゲートとトランジスタ11cのゲートとを異なるゲート信号

線17に接続してもよい(図32を参照のこと)。1画素のゲート信号線は3本(ゲート信号線17a、17b、17c)となる(図1の構成はゲート信号線17a、17bの2本である)。トランジスタ11bのゲートのON/OFFタイミングとトランジスタ11cのゲートのON/OFFタイミングを個別に制御することにより、トランジスタ11aのばらつきによるEL素子15の電流値バラツキをさらに低減することができる。

ゲート信号線17aとゲート信号線17bとを共通にし、トランジスタ11cと11dが異なった導電型(NチャンネルとPチャンネル)とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることができる。

このように構成すれば本発明の動作タイミングとしては信号線からの書きこみ経路がオフになる。すなわち所定の電流が記憶される際に、電流の流れる経路に分岐があると正確な電流値がトランジスタ11 aのソース(S)ーゲート(G)間容量(コンデンサ)に記憶されない。トランジスタ11cとトランジスタ11dを異なった導電形にすることにより、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずトランジスタ11cがオフしたのちに、トランジスタ11dがオンすることが可能になる。

なお、図1において、ゲート信号線17aの制御はゲートドライバ 回路12a(本発明の第2のゲートドライバ回路の一例である)で行 い、ゲート信号線17bの制御はゲートドライバ回路12b(本発明 の第1のゲートドライバ回路の一例である)で行うとしたがこれに限 定するものではなく、ゲート信号線17al、17bを1つのゲートド ライバ回路12で制御してもよいことは言うまでもない。以上のこと

は以下の実施例においても適用される。

ただし、この場合お互いの閾値を正確にコントロールする必要があるのでプロセスの注意が必要である。なお、以上述べた回路は最低4つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにトランジスタ11eを図2に示すように、カスケード接続してトランジスタの総数が4以上になっても動作原理は同じである。このようにトランジスタ11eを加えた構成とすることにより、トランジスタ11cを介してプログラムした電流がより精度よくEL素子15に流すことができるようになる。

図2では、トランジスタ11eのゲート端子に所定電圧を印加し、トランジスタ11eを低オン状態にする。このように構成することにより、駆動用トランジスタ11aの微小電流を精度よくEL素子15に流すことができるようになる。また、トランジスタ11eのゲート端子に印加する電圧(ゲート信号線11fに印加する)を制御することにより駆動用トランジスタ11aの電流出力状態を変化することができる。なお、ゲート信号線17fに印加する電圧は、表示領域の画素に同一電圧を印加する。もちろん、ゲート信号線17fを駆動するゲートドライバ回路12を形成し、このゲートドライバ回路12を駆動することのより、ゲート信号線17fに交流信号を印加するように構成してもよい。

なお、ゲート信号線17a、ゲート信号線17b、ゲート信号線1 f はそれぞれ別のゲートドライバ回路で駆動してもよく、また図2の ように1つのゲートドライバ回路12で駆動してもよい。他の構成は 、図1と同様であるので説明を省略する。 なお、画素構成は図1、図2の構成に限定されるものではない。たとえば、図63のように構成してもよい。図63は、図1の構成に比較してスイッチ素子11dがない。替わりに切り替えスイッチ631が形成または配置されている。図1のスイッチ11dは駆動トランジスタ11aからEL素子15に流れる電流をオンオフ(流す、流さない)制御する機能を有する。以降の実施例でも説明をするが、本発明はこのトランジスタ11dのオンオフ制御機能が重要な構成要素である。トランジスタ11dを形成せず、オンオフ機能を実現するのが、図63の構成である。

図63において、切り替えスイッチ631のa端子は、アノード電圧Vddに接続されている。なお、a端子に印加する電圧はアノード電圧Vddに限定されるものではなく、EL素子15に流れる電流をオフできる電圧であればいずれでもよい。

切り替えスイッチ631のb端子は、カソード電圧(図63ではグランドと図示している)に接続されている。なお、b端子に印加する電圧はカソード電圧に限定されるものではなく、EL素子15に流れる電流をオンできる電圧であればいずれでもよい。

切り替え推移値631のc端子にはEL素子15のカソード端子が接続されている。なお、切り替えスイッチ631はEL素子15に流れる電流をオンオフさせる機能を持つものであればいずれでもよい。したがって、図63の形成位置に限定されるものではなく、EL素子15の電流が流れる経路であればいずれでもよい。また、スイッチの機能の限定されるものでもなく、EL素子15に流れる電流をオンオフできればいずれでもよい。

また、オフとは完全に電流が流れない状態を意味するものではない。

E L 素子 1 5 に流れる電流を通常よりも低減できるものであればよい。 以上の事項は本発明の他の構成においても同様である。

切り替えスイッチ631は、PチャンネルとNチャンネルのトランジスタを組み合わせることにより容易に実現できるので説明を要さないであろう。たとえば、アナログスイッチを2回路形成すればよい。もちろん、スイッチ631はEL素子15に流れる電流をオンオフするだけであるから、PチャンネルトランジスタあるいはNチャンネルトランジスタでも形成することができることは言うまでもない。

スイッチ631がa端子に接続されている時は、EL素子15のカソード端子にVdd電圧が印加される。したがって、駆動トランジスタ11aのゲート端子Gがいずれの電圧保持状態であってもEL素子15には電流が流れない。したがって、EL素子15は非点灯状態となる。

スイッチ631がb端子に接続されている時は、EL素子15のカソード端子にGND電圧が印加される。したがって、駆動トランジスタ11aのゲート端子Gに保持された電圧状態に応じてEL素子15に電流が流れる。したがって、EL素子15は点灯状態となる。

以上のことより図63の画素構成では、駆動トランジスタ11aと EL素子15間にはスイッチングトランジスタ11dが形成されてい ない。しかし、スイッチ631を制御することによりEL素子15の 点灯制御を行うことができる。

図1、図2などの画素構成では、駆動用トランジスタ11aは1画素につき1個である。本発明はこれに限定するものではなく、駆動用トランジスタ11aは1画素に複数個を形成または配置してもよい。 図64はその実施例である。図63では1画素に2個の駆動用トラン ジスタ11a1、11a2が形成され、2個の駆動用トランジスタ11a1、11a2のゲート端子は共通のコンデンサ19に接続されている。駆動用トランジスタ11aを複数個形成することにより、プログラムされる電流バラツキが低減するという効果がある。他の構成は、図1などと同様であるので説明を省略する。

図1、図2は駆動トランジスタ11aが出力する電流をEL素子15に流し、前記電流を駆動用トランジスタ11aとEL素子15間に配置されたスイッチング素子11dでオンオフ制御するものであった。しかし、本発明はこれに限定されるものではない。たとえば、図65の構成が例示される。

図65の実施例では、EL素子15に流す電流が駆動トランジスタ11aで制御される。EL素子15に流れる電流をオンオフさせるのはVdd端子とEL素子15間に配置されたスイッチング素子11dで制御される。したがって、本発明はスイッチング素子11dの配置はどこでもよく、EL素子15に流れる電流を制御できるものであればいずれでもよい。

トランジスタ11aの特性のバラツキはトランジスタサイズに相関がある。特性バラツキを小さくするため、第1のトランジスタ11aのチャンネル長が $5\,\mu$ m以上 $1\,0\,0\,\mu$ m以下とすることが好ましい。 さらに好ましくは、第1のトランジスタ11aのチャンネル長が $1\,0\,\mu$ m以上 $5\,0\,\mu$ m以下とすることが好ましい。これは、チャンネル長 Lを長くした場合、チャンネルに含まれる粒界が増えることによって 電界が緩和されキンク効果が低く抑えられるためであると考えられる。

また、画素を構成するトランジスタ11が、レーザー再結晶化方法 (レーザーアニール) により形成されたポリシリコントランジスタで 形成され、すべてのトランジスタにおけるチャンネルの方向がレーザーの照射方向に対して同一の方向であることが好ましい。特にレーザーの照射方向がソース信号線14の形成方向となるように照射することが好ましい。ソース信号線14に沿った画素の駆動用トランジスタ11aの特性が均一となり、電流プログラムを行う際のソース信号線14の振幅変動が小さくなるからである。振幅が小さくなると精度良く電流プログラムを実現することができる。

本特許の発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのために4トランジスタ以上が必要である。これらのトランジスタ特性により、回路定数を決定する場合、4つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザー照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。

なお、どちらの場合もばらつきの程度は同じである。水平方向と、 垂直方向では移動度、閾値のあたいの平均値が異なる。したがって、 画素を構成するすべてのトランジスタのチャンネル方向は同一である ほうが望ましい。

また、蓄積容量19の容量値をCs、第2のトランジスタ11bのオフ電流値をIoffとした場合、次式を満足させることが好ましい。

- 3 < Cs/Ioff < 24
- さらに好ましくは、次式を満足させることが好ましい。
- 6 < Cs/Ioff < 18

トランジスタ11bのオフ電流を5pA以下とすることにより、E Lを流れる電流値の変化を2%以下に抑えることが可能である。これ はリーク電流が増加すると、電圧非書き込み状態においてゲートーソース間 (コンデンサの両端) に貯えられた電荷を1フィールド間保持できないためである。したがって、コンデンサ19の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を2%以下に抑えることができる。

また、アクティブマトリックスを構成するトランジスタがp-chポリシリコン薄膜トランジスタに構成され、トランジスタ11bがデュアルゲート以上であるマルチゲート構造とすることが好ましい。特にトリプルゲート以上とすることが好ましい。トランジスタ11bのオフ特性を良好にしないと、コンデンサ19の電荷を保持することができなくなり、画像表示に黒浮きが発生するからである。

また、トランジスタ11bは、トランジスタ11aのソースードレイン間のスイッチとして作用するため、できるだけON/OFF比の高い特性が要求される。トランジスタ11bのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりON/OFF比の高い特性を実現できる。

画素16のトランジスタ11を構成する半導体膜は、低温ポリシリコン技術において、レーザーアニールにより形成するのが一般的である。このレーザーアニールの条件のバラツキがトランジスタ11特性のバラツキとなる。しかし、1画素16内のトランジスタ11の特性が一致していれば、図1などの電流プログラムを行う方式では、所定の電流がEL素子15に流れるように駆動することができる。この点は、電圧プログラムにない利点である。レーザーとしてはエキシマレーザーを用いることが好ましい。

なお、本発明において、トランジスタ11の半導体膜の形成は、レ

ーザーアニール方法に限定するものではなく、熱アニール方法、固相 (C.G.S) 成長による方法でもよい。その他、低温ポリシリコン技術 に限定するものではなく、高温ポリシリコン技術を用いても良いこと はいうまでもない。また、シリコン基板にドーピング、拡散プロセスを実施することのより形成してもよい。また、有機材料で半導体膜を形成してもよい。

本発明では図7に示すように、アニールの時のレーザー照射スポット (レーザー照射範囲) 72をソース信号線18に平行に照射する。また、1画素列に一致するようにレーザー照射スポット72を移動させる。もちろん、1画素列に限定するものではなく、たとえば、図72のRGBを1画素16という単位でレーザーを照射してもよい(この場合は、3画素列ということになる)。また、複数の画素に同時に照射してもよい。また、レーザーの照射範囲の移動がオーバーラップしてもよいことは言うまでもない(通常、移動するレーザー光の照射範囲はオーバーラップするのが普通である)。

画素はRGBの3画素で正方形の形状となるように作製されている。したがって、R、G、Bの各画素は縦長の画素形状となる。したがって、レーザー照射スポット72を縦長にしてアニールすることにより、1画素内ではトランジスタ11の特性バラツキが発生しないようにすることができる。また、1つのソース信号線18に接続されたトランジスタ11の特性(モビリティ、Vt、S値など)を均一にすることができる(つまり、隣接したソース信号線18のトランジスタ11とは特性が異なる場合があるが、1つのソース信号線に接続されたトランジスタ11の特性はほぼ等しくすることができる)。

一般的にレーザー照射スポット72の長さは10インチというよう

に固定値である。このレーザー照射スポット72を移動させるのであるから、1つのレーザー照射スポット72を移動できる範囲内におさまるようにパネルを配置する必要がある(つまり、パネルの表示領域50の中央部でレーザー照射スポット72が重ならないよういする)。

図7の構成では、レーザー照射スポット72の長さの範囲内に3つのパネルが縦に配置されるように形成されている。レーザー照射スポット72を照射するアニール装置はガラス基板74の位置決めマーカー73a、73bを認識(パターン認識による自動位置決め)してレーザー照射スポット72を移動させる。位置決めマーカー73の認識はパターン認識装置で行う。アニール装置(図示せず)は位置決めマーカー73を認識し、画素列の位置をわりだす(レーザー照射範囲72がソース信号線18と平行になるようにする)。画素列位置に重なるようにレーザー照射スポット72を照射してアニールを順次行う。

図7で説明したレーザーアニール方法(ソース信号線18に平行に ライン状のレーザースポットを照射する方式)は、有機EL表示パネルの電流プログラム方式の時に特に採用することが好ましい。なぜならば、ソース信号線に平行方向にトランジスタ11の特性が一致しているためである(縦方向に隣接した画素トランジスタの特性が近似している)。そのため、電流駆動時にソース信号線の電圧レベルの変化が少なく、電流書き込み不足が発生しにくい。

たとえば、白ラスター表示であれば、隣接した各画素のトランジスタ11aに流す電流はほぼ同一のため、ソースドライバIC14から出力する電流振幅の変化が少ない。もし、図1のトランジスタ11aの特性が同一であり、各画素に電流プログラムする電流値が画素列で等しいのであれば、電流プログラム時のソース信号線18の電位は一

定である。したがって、ソース信号線18の電位変動は発生しない。 1つのソース信号線18に接続されたトランジスタ11aの特性がほ ぼ同一であれば、ソース信号線18の電位変動は小さいことになる。 このことは、図38などの他の電流プログラム方式の画素構成でも同 一である(つまり、図7の製造方法を適用することが好ましい)。

また、図27、図30などで説明する複数の画素行を同時書き込みする方式で均一が画像表示(主としてトランジスタ特性のばらつきに起因する表示ムラが発生しにくいからである)を実現できる。図27などは複数画素行同時に選択するから、隣接した画素行のトランジスタが均一であれば、縦方向のトランジスタ特性ムラはドライバ回路14で吸収できる。

なお、図7では、ソースドライバ回路14は、ICチップを積載するように図示しているが、これに限定するものではなく、ソースドライバ回路14を画素16と同一プロセスで形成してもよいことは言うまでもない。

本発明では特に、駆動用トランジスタ11bの閾電圧Vth2が画素内で対応する駆動用トランジスタ11aの閾電圧Vth1より低くならない様に設定している。例えば、トランジスタ11bのゲート長L2をトランジスタ11aのゲート長L1よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Vth2がVth1よりも低くならない様にする。これにより、微少な電流リークを抑制することが可能である。

なお、以上の事項は、図38に図示するカレントミラーの画素構成にも適用できる。図38では、信号電流が流れる駆動用トランジスタ11a、EL素子15等からなる発光素子に流れる駆動電流を制御す

る駆動用トランジスタ11bの他、ゲート信号線17a1の制御によって画素回路とデータ線dataとを接続もしくは遮断する取込用トランジスタ11c、ゲート信号線17a2の制御によって書き込み期間中にトランジスタ11aのゲート・ドレインを短絡するスイッチ用トランジスタ11d、トランジスタ11aのゲートーソース間電圧を書き込み終了後も保持するための容量C19および発光素子としてのEL素子15などから構成される。

図38でトランジスタ11c、11dはNチャンネルトランジスタ、その他のトランジスタはPチャンネルトランジスタで構成しているが、これは一例であって、必ずしもこの通りである必要はない。容量 Csは、その一方の端子をトランジスタ11aのゲートに接続され、他方の端子はVdd(電源電位)に接続されているが、Vddに限らず任意の一定電位でも良い。EL素子15のカソード(陰極)は接地電位に接続されている。

次に、本発明のEL表示パネルあるいはEL表示装置について説明をする。図6はEL表示装置の回路を中心とした説明図である。画素 16がマトリックス状に配置または形成されている。各画素 16には各画素の電流プログラムを行う電流を出力するソースドライバ回路 14が接続されている。ソースドライバ回路 14の出力段は映像信号のビット数に対応したカレントミラー回路が形成されている(後に説明する)。たとえば、64階調であれば、63個のカレントミラー回路が各ソース信号線に形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線 18に印加できるように構成されている。

なお、1つのカレントミラー回路の最小出力電流は10nA以上5

On Aにしている。特にカレントミラー回路の最小出力電流は15 n A以上35 n Aにすることがよい。ドライバIC14内のカレントミラー回路を構成するトランジスタの精度を確保するためである。

また、ソース信号線18の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を内蔵する。ソース信号線18の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路の電圧(電流)出力値は、R、G、Bで独立に設定できるように構成することが好ましい。EL素子15の閾値がRGBでことなるからである。

有機EL素子は大きな温度依存性特性(温特)があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタなどの非直線素子を付加し、温特による変化を前記サーミスタなどで調整することによりアナログ的に基準電流を作成する。

本発明において、ソースドライバ14は半導体シリコンチップで形成し、ガラスオンチップ (COG) 技術で基板71のソース信号線18の端子と接続されている。ソース信号線18などの信号線の配線はクロム、銅、アルミニウム、銀などの金属配線が用いられる。細い配線幅で低抵抗の配線が得られるからである。配線は画素が反射型の場合は画素の反射膜を構成する材料で、反射膜と同時に形成することが好ましい。工程が簡略できるからである。

ソースドライバ14の実装は、COG技術に限定するものではなく、チップオンフィルム(COF)技術に前述のソースドライバIC1 4などを積載し、表示パネルの信号線と接続した構成としてもよい。 また、ドライブICは電源IC82を別途作製し、3チップ構成とし てもよい。

一方、ゲートドライバ回路12は低温ポリシリコン技術で形成している。つまり、画素のトランジスタと同一のプロセスで形成している。これは、ソースドライバ回路14に比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリ技術で形成しても容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ12をシリコンチップで形成し、COG技術などを用いて基板71上に実装してもよいことは言うまでもない。また、画素トランジスタなどのスイッチング素子、ゲートドライバなどは高温ポリシリコン技術で形成してもよく、有機材料で形成(有機トランジスタ)してもよい。

ゲートドライバ12はゲート信号線17a用のシフトレジスタ回路61aと、ゲート信号線17b用のシフトレジスタ回路61bとを内蔵する。各シフトレジスタ回路61は正相と負相のクロック信号(CLKxP、CLKxN)、スタートパルス(STx)で制御される。その他、ゲート信号線の出力、非出力を制御するイネーブル(ENABL)信号、シフト方向を上下逆転するアップダウン(UPDWM)信号を付加することが好ましい。他に、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子などを設けることが好ましい。なお、シフトレジスタのシフトタイミングはコントロールIC81からの制御信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路を内蔵する。また、検査回路を内蔵する。

シフトレジスタ回路61のバッファ容量は小さいため、直接にはゲート信号線17を駆動することができない。そのため、シフトレジス

62

夕回路 6 1 の出力とゲート信号線 1 7 を駆動する出力ゲート 6 3 間には少なくとも 2 つ以上のインバータ回路 6 2 が形成されている。

ソースドライバ14を低温ポリシリなどのポリシリ技術で基板71 上に直接形成する場合も同様であり、ソース信号線18を駆動するトランスファーゲートなどのアナログスイッチのゲートとソースドライバ回路14のシフトレジスタ間には複数のインバータ回路が形成される。以下の事項(シフトレジスタの出力と、信号線を駆動する出力段(出力ゲートあるいはトランスファーゲートなどの出力段間に配置されるインバータ回路に関する事項)は、ソースドライブおよびゲートドライブ回路に共通の事項である。

たとえば、図6ではソースドライバ14の出力が直接ソース信号線 18に接続されているように図示したが、実際には、ソースドライバ のシフトレジスタの出力は多段のインバータ回路が接続されて、イン バータの出力がトランスファーゲートなどのアナログスイッチのゲー トに接続されている。

インバータ回路62はPチャンネルのMOSトランジスタとNチャンネルのMOSトランジスタから構成される。先にも説明したようにゲートドライバ回路12のシフトレジスタ回路61の出力端にはインバータ回路62が多段に接続されており、その最終出力が出力ゲート回路63に接続されている。なお、インバータ回路62はPチャンネルあるいはNチャンネルのみで構成してもよい。

ゲートドライバ回路12のシフトレジスタ61aはゲート信号線17aの制御信号を制御し、シフトレジスタ61bはゲート信号線17bの制御信号を制御する。インバータ62の出力段には出力バッファ63が形成または配置されている。なお、バッファなどは基板71に

63

低温ポリシリコンプロセス技術を用いて形成されている。

なお、図74に図示するように、ゲート信号線17aの出力バッファ回路341aは、ゲート信号線17bの出力バッファ回路341bよりも大きくする。また、ゲート信号線17aの配線抵抗は、ゲート信号線17bの配線抵抗よりも低くすることが好ましい。ゲート信号線17aの時定数を十分に短くすることのより、電流書込み精度が向上するからである。

図111は、本発明のゲートドライバ回路12のブロック図である。なお、図6は、ゲートドライバ回路12はNチャンネルトランジスタとPチャンネルトランジスタの両方を用いるCMOS構成のゲートドライバ回路の構成である。図111のゲートドライバ回路12の構成は、Pチャンネルのみで形成した構成である。図111において、説明を容易にするため、4段分しか図示していないが、基本的には、ゲート信号線17の本数に対応する単位ゲート出力回路1111が形成または配置される。

図111に図示するように、本発明のゲートドライバ回路12(12a、12b)では、4つのクロック端子(SCK0、SCK1、SCK2、SCK3)と、1つのスタート端子(データ信号(SSTA))、シフト方向を上下反転制御する2つの反転端子(DIRA、DIRB、これらは、逆相の信号を印加する)の信号端子から構成される。また、電源端子としてL電源端子(VBB)と、H電源端子(Vd)などから構成される。

図111の本発明のゲートドライバ回路12は、すべてPチャンネルのトランジスタ (トランジスタ) で構成しているため、レベルシフタ回路 (低電圧のロジック信号を高電圧のロジック信号に変換する回

路)をゲートドライバ回路に内蔵することができない。そのため、図8などに図示した電源回路(IC)82内にレベルシフタ回路を配置または形成している。

画素16をPチャンネルのトランジスタで構成することのより、図11などで例示するPチャンネルトランジスタで形成したゲートドライバ回路12とのマッチングが良くなる。Pチャンネルトランジスタ (図1の画素構成では、トランジスタ11b、11c、トランジスタ11d)はL電圧でオンする。一方、ゲートドライバ回路12もL電圧が選択電圧である。Pチャンネルのゲートドライバは図113の構成でもわかるが、Lレベルを選択レベルとするとマッチングが良い。Lレベルが長期間保持できないからである。一方、H電圧は長時間保持することができる。

また、EL素子15に電流を供給する駆動用トランジスタ(図1ではトランジスタ11a)もPチャンネルで構成することにより、EL素子15のカソードは、金属薄膜のべた電極に構成することができる。また、アノード電位Vddから順方向にEL素子15に電流を流すことができる。以上の事項から、画素16のトランジスタをPチャンネルとし、ゲートドライバ12のトランジスタもPチャンネルとすることがよい。以上のことから、本発明の画素16を構成するトランジスタ(駆動用トランジスタ、イッチング用トランジスタ)をPチャンネルで形成し、ゲートドライバ回路12のトランジスタをPチャンネルで構成するという事項は単なる設計事項ではない。

レベルシフタ (LS) 回路を、基板 7 1 に直接に形成してもよい。つまり、レベルシフタ (LS) 回路をNチャンネルと P チャンネルトランジスタで形成する。コントローラ (図示せず) からのロジック信号

は、基板71に直接形成されたレベルシフタ回路で、Pチャンネルトランジスタで形成されたゲートドライバ回路12のロジックレベルに適合するように昇圧する。この昇圧したロジック電圧を前記ゲートドライバ回路12に印加する。

説明を容易にするため、本発明の実施例では、図1の画素構成を例示 して説明をする。しかし、画素16の選択トランジスタ (図1ではト ランジスタ11c)をPチャンネルで構成し、ゲートドライバ回路1 2をPチャンネルトランジスタで構成するというなどの本発明の技術 的思想は、図1の画素構成に限定されるものではない。たとえば、電 流駆動方式の画素構成では図38、図50に図示するカレントミラー の画素構成にも適用することができることは言うまでもない。また、 電圧駆動方式の画素構成では、図62に図示するような2つのトラン ジスタ (選択トランジスタはトランジスタ11b、駆動トランジスタ はトランジスタ11a)にも適用することができる。また、図51に 図示するような、4つのトランジスタ (選択トランジスタはトランジ スタ11c、駆動トランジスタはトランジスタ11a)を用いる画素 構成にも適用することができることは言うまでもない。電圧駆動方式 の画素構成にも図111、図113で説明するゲートドライバ回路1 2の構成を適用できる。したがって、以上の説明した事項、以下に説 明する事項は、画素構成などに限定されるものではない。

また、画素16の選択トランジスタをPチャンネルで構成し、ゲートドライバ回路をPチャンネルトランジスタで構成するという構成は、有機ELなどの自己発光デバイス(表示パネルあるいは表示装置)に限定されるものではない。たとえば、液晶表示デバイスにも適用することができる。

反転端子(DIRA、DIRB)は各単位ゲート出力回路1111に対し、共通の信号が印加される。なお、図113の等価回路図をみれば、理解できるが、反転端子(DIRA、DIRB)は互いに逆極性の信号を入力する。また、シフトレジスタの走査方向を反転させる場合は、反転端子(DIRA、DIRB)に印加している信号の極性を反転させる。

なお、図111の回路構成は、クロック信号線数は4つである。4 つが本発明では最適な数であるが、本発明はこれに限定するものでは ない。4つ以下でも4つ以上でもよい。

クロック信号(SCKO、SCK1、SCK2、SCK3)の入力は、隣接した単位ゲート出力回路1111で異ならせている。たとえば、単位ゲート出力回路1111aには、クロック端子のSCK0がOCに、SCK2がRSTに入力されている。この状態は、単位ゲート出力回路1111cも同様である。単位ゲート出力回路1111aに隣接した単位ゲート出力回路1111b(次段の単位ゲート出力回路)は、クロック端子のSCK1がOCに、SCK3がRSTに入力されている。したがって、単位ゲート出力回路1111に入力されるクロック端子は、SCK0がOCに、SCK2がRSTに入力され、次段は、クロック端子のSCK1がOCに、SCK2がRSTに入力され、次段は、クロック端子のSCK1がOCに、SCK2がRSTに入力され、次段は、クロック端子のSCK1がOCに、SCK2がRSTに入力され、さらに次段の単位ゲート出力回路1111に入力されるクロック端子は、SCK0がOCに、SCK2がRSTに入力され、というように交互に異ならせている。

図113が単位ゲート出力回路1111の回路構成である。構成するトランジスタはPチャンネルのみで構成している。図114が図1 13の回路構成を説明するためのタイミングチャートである。なお、

図112は図113の複数段分におけるタイミングチャートを図示したものである。したがって、図113を理解することにより、全体の動作を理解することができる。動作の理解は、文章で説明するよりも、図113の等価回路図を参照しながら、図114のタイミングチャートを理解することにより達成されるため、詳細な各トランジスタの動作の説明は省略する。

Pチャンネルのみでドライバ回路構成を作成すると、基本的にゲート信号線17の出力電圧をHレベル(図113ではVd電圧)に維持することは可能である。しかし、Lレベル(図113ではVBB電圧)に長時間維持することは困難である。しかし、画素行の選択時などの短期間維持は十分にできる。IN端子に入力された信号と、RST端子に入力されたSCKクロックにより、n1が変化し、n2はn1の反転信号状態となる。n2の電位とn4の電位とは同一極性であるが、OC端子に入力されたSCKクロックによりn4の電位レベルはさらに低くなる。この低くなるレベルに対応して、Q端子がその期間、Lレベルに維持される(オン電圧がゲート信号線17から出力される)。SQあるいはQ端子に出力される信号は、次段の単位ゲート出力回路1111に転送される。

図111、図113の回路構成において、IN(INA、INb) 端子、クロック端子の印加信号のタイミングを制御することにより、図165の(a)に図示するように、1ゲート信号線17を選択する状態と、図165の(b)に図示するように2ゲート信号線17を選択する状態とを同一の回路構成を用いて実現できる。選択側のゲートドライバ回路12aにおいて、図165の(a)の状態は、1画素行(51a)を同時に選択する駆動方式である(ノーマル駆動)。また

、選択画素行は1行ずつシフトする。図165の(b)は、2画素行を選択する構成である。この駆動方式は、図24など説明した複数画素行(51a、51b)の同時選択駆動(ダミー画素行を構成する方式)である。選択画素行は、1画素行ずつシフトし、かつ隣接した2画素行が同時に選択される。

図165の(b)の駆動方法は、最終的な映像を保持する画素行(51a)に対し、画素行51bは予備充電される。そのため、画素16が書き込み易くなる。つまり、本発明は、端子に印加する信号により、2つの駆動方式を切り替えて実現できる。

なお、図165の(b)は隣接した画素行を選択する方式であるが、図123に図示するように、隣接した以外の画素行を選択してもよい。また、図113の構成では、4画素行の組で制御される。4画素行にうち、1画素行を選択するか、連続した2画素行を選択するかの制御を実施できる。これは、使用するクロック(SCK)が4本によることの制約である。クロック(SCK)8本になれば、8画素行の組で制御を実施できる。したがって、図113の構成で明らかであるが、図168に図示するように、画素行を選択することができる。

図168の(a)では、4画素行に組で1画素行を選択することができる(4画素行の組で、1本の画素行を選択するが、全く選択しないかは、INデータの入力状態と、シフト状態で決定される)。図168の(b)では、4画素行に組で連続した2画素行を選択することができる(4画素行の組で、2本の画素行を選択するが、全く選択しないかは、INデータの入力状態と、シフト状態で決定される)。また、本発明は、クロック数に等しい画素行を組として、この画素行の組において、1画素行もしくは、画素行の組の1/2以下の本数(たと

69

えば、4 画素行の組であれば、4/2=2 画素行)を選択する方式である。したがって、画素行に組内では、必ず非選択の画素行が発生する。

1画素行を選択する図165の(a)では、図167の(a)で図示するように、プログラム電流 I wは1つの画素16に流れる。プログラム電流 I wは図167の(b)に図示するように、2画素行に分割されて画素16に書き込まれる。ただし、これに限定されるものではない。たとえば、図167の(b)に図示するように、プログラム電流 I w×2の電流を印加し、選択された2つの画素(16a、16b)に同一の電流を流すように構成してもよい。

選択側のゲートドライバ12aの動作は、図165の動作である。 図165の(a)に図示するように、1画素行を選択し、選択位置を 1水平同期信号に同期して1画素行ずつシフトする。また、図165 の(b)に図示するように、2画素行を選択し、選択位置を1水平同 期信号に同期して1画素行ずつシフトする。

図168は、EL素子15をオンオフさせるゲート信号線17bを制御するゲートドライバ12bの動作を説明する説明図である。図168の(a)は、4画素行の組(以降、このような画素行の組を画素行組と呼ぶ)に1画素行のゲート信号線17bにオン電圧を印加した状態である。表示画素行53位置は、水平同期信号(HD)に同期して1画素行ずつシフトする。もちろん、4画素行組に1画素行に対応するゲート信号線17bにオン電圧を印加する(他の3画素行に対応するゲート信号線17bにオフ電圧が印加されている)か、4画素行組のすべてにオフ電圧を印加する(4画素行に対応するゲート信号線17bにオフ電圧を印加する(4画素行に対応するゲート信号線17bにオフ電圧が印加されている)かは、任意に選択できる。な

お、シフトレジスタの構成であるから、設定された選択状態は、水平 同期信号に同期してシフトされる。

図168の(b)は、4画素行組の2画素行のゲート信号線17bにオン電圧を印加した状態である。表示画素行53位置は、水平同期信号(HD)に同期して1画素行ずつシフトする。もちろん、4画素行組に2画素行に対応するゲート信号線17bにオン電圧を印加する(他の2画素行に対応するゲート信号線17bにはオフ電圧が印加されている)か、4画素行組のすべてにオフ電圧を印加する(4画素行に対応するゲート信号線17bにオフ電圧が印加されている)かは、任意に選択できる。なお、シフトレジスタの構成であるから、設定された選択状態は、水平同期信号に同期してシフトされる。

また、図168の(a)は4画素行組に1画素行のゲート信号線17bにオン電圧を印加した状態である。図168の(b)は、4画素行組の2画素行のゲート信号線17bにオン電圧を印加した状態である。しかし、本発明はこの構成(方式)に限定するものではない。たとえば、6画素行組に1画素行のゲート信号線17bにオン電圧を印加してもよい。8画素行組の2画素行のゲート信号線17bにオン電圧を印加してもよい。つまり、図168の駆動方法に限定するものではない。また、RGB画素で個別にオンオフ状態を変化させてもよい。

図169は図168の(a)の駆動状態の時に、ゲート信号線17bに出力される電圧の状態である。先にも説明したように、信号線17bの()で記載した添え字は、画素行を示している。なお、説明を容易にするため、画素行は(1)からにしている。また、表の上段の数字は、水平走査期間の番号を示している。

図169に図示するように、ゲート信号線17b(1)~ゲート信号

線17b(4)と、ゲート信号線17b(5)~ゲート信号線17b(8)とが同一波形である。つまり、4画素行組で同一の動作が実施されている。

図170は図168の(b)の駆動状態の時に、ゲート信号線17bに出力される電圧の状態である。図120に図示するように、ゲート信号線17b(1)~ゲート信号線17b(4)と、ゲート信号線17b(5)~ゲート信号線17b(8)とが同一波形である。つまり、4画素行組で同一の動作が実施されている。

図168の実施例では、任意の時刻で、表示状態の画素数を増減することにより、表示画面50の明るさを調整することができる。QCIFパネルの場合は、垂直画素数は220ドットである。したがって、図168の(a)では、220/4=55画素行を表示することができる。つまり、白ラスター表示では、55画素行を表示させた時が、最大の明るさである。画面の明るさは、表示画素行数を55本→54本→53本→52本→51本→・・・・5本→4本→3本→2本→1本→0本と変化させることにより、表示画面を暗くすることができる。逆に、0本→1本→2本→3本→4本→5本→・・・・・50本→51本→52本→53本→54本→55本と変化させることにより、画面を明るくすることができる。したがって、多段階の明るさ調整を実現できる。

この明るさ調整では、画面の明るさは表示画素数に比例し、かつ変化はリニアである。その上、明るさに対応するガンマ特性に変化はない (画面が明るくとも、暗くとも階調数は維持される)。

以上の実施例では、表示画面 5 0 の明るさを調整する表示画素行数の変化は、1本ごとにするとしたが、これに限定するものではない。 5

72

 $4 \rightarrow 52 \rightarrow 50 \rightarrow 48 \rightarrow 46 \rightarrow \cdots$ ・・・・・・6 本 $\rightarrow 4 \rightarrow 4$ → $2 \rightarrow 0$ 本と変化させてもよい。また、 $55 \rightarrow 50 \rightarrow 45 \rightarrow 40$ 本 $\rightarrow 35 \rightarrow \cdots$ ・・・・・ $15 \rightarrow 10 \rightarrow 5$ 本 $\rightarrow 0$ 本と変化させてもよい。

同様に、図168の(b)では、QCIFパネルでは、220/2=110画素行を表示することができる。つまり、白ラスター表示では、110画素行を表示させた時が、最大の明るさである。画面の明るさは、表示画素行数を110本 \rightarrow 108本 \rightarrow 106本 \rightarrow 104本 \rightarrow 102本 \rightarrow ・・・・・10本 \rightarrow 8本 \rightarrow 6本 \rightarrow 4本 \rightarrow 2本 \rightarrow 0本と変化させることにより、表示画面を暗くすることができる。逆に、0本 \rightarrow 2本 \rightarrow 4本 \rightarrow 6本 \rightarrow 8本 \rightarrow 10本 \rightarrow 1・・・・・100本 \rightarrow 102本 \rightarrow 104本 \rightarrow 106本 \rightarrow 107を変化させることにより、画面を明るくすることができる。したがって、多段階の明るさ調整を実現できる。

なお、表示画面50の明るさを調整する表示画素行数の変化は、2本ごとにするとしたが、これに限定するものではない。4本ごとにしてもよく、4本以上であってもよい。また、明るさを調整するために、表示画素行を間引くのは、一箇所に集中して間引くのではなく、極力分散するように間引くことがよい。フリッカの発生を抑制するためである。

明るさ調整は、画素行数の単位ではなく(画素行を1水平走査期間の略全期間の間点灯させる、あるいは非点灯とさせるという駆動)、1水平走査期間あたりの点灯時間でも調整することができる。つまり、1水平走査期間の一部の期間(たとえば、1Hの1/8の期間、1Hの15/16の期間というように)点灯することのより表示画面の

明るさを調整するのである。

この調整 (制御) は、表示パネルのメインクロック (MCLK) を用いて行う。QCIFパネルでは、MCLKは約2.5MHzである。つまり、1水平走査期間 (1H) に176クロックをカウントすることができる。したがって、MCLKをカウンタし、このカウント値により、ゲート信号線17bにオン電圧 (Vgl)を印加する期間を制御することにより各画素行のEL素子15をオンオフさせることができる。

具体的には、図112、図114に図示するタイミングチャートにおいて、クロック(SCK)のLレベルにする位置、Lレベルの期間を制御することにより実現できる。SCKがLレベルにする期間を短くするほど、出力のQ端子がLレベル(Vgl)となる期間が短くなる。

図168の(a)の駆動方式では、図171に図示するように、1 Hの期間において左右対称にVg1(オン電圧)となる期間が短くなる。図171では(a)が1H期間のすべてがVg1(オン電圧)を出力している期間である(ただし、図113のPチャンネルのゲートドライバ回路12構成では、1H期間のすべてにLレベル出力をすることは不可能である。1Hと次の1Hとの間にはVgh電圧(オフ電圧)の期間が発生する。図1721は説明を容易にするためにあえて(a)のように図示している。

同様に、図171の(b)では、ゲート信号線17bにVg1を出力している期間が、MCLKが2クロック分だけ短く((a)に比較して)していることを図示している。さらに、図171の(c)では、ゲート信号線17bにVg1を出力している期間が、MCLKが2

クロック分だけ短く ((b) に比較して) していることを図示している。以下、同様であるので説明を省略する。

図168の(b)の駆動方式では、図172に図示するように、2Hの期間において左右対称にVgl(オン電圧)となる期間が短くなる。図172では(a)が1H期間のすべてがVgl(オン電圧)を出力している期間である(ただし、図113のPチャンネルのゲートドライバ回路12構成では、2H期間のすべてにLレベル出力をすることは不可能である。2Hと次の2Hとの間にはVgh電圧(オフ電圧)の期間が発生する。このことは、図171と同様である。

同様に、図172の(b)では、ゲート信号線17bにVg1を出力している期間が、2H期間でMCLKが2クロック分だけ短く((a)に比較して)していることを図示している。さらに、図172の(c)では、ゲート信号線17bにVg1を出力している期間が、MCLKが2クロック分だけ短く((b)に比較して)していることを図示している。以下、同様であるので説明を省略する。

なお、ゲートドライバ回路12の構成を多少変更し、クロックを調整すれば、図173に図示するように、図171のゲート信号線17 bの印加期間が2H期間連続して行うことができる。

図168の駆動方式でも、良好な動画表示を実現できる。ただし、図13では表示領域53が連続し、非表示領域52も連続しているのに対し、図168では、表示領域53が連続しない。4画素行組で1画素行にオン電圧を印加(図168の(a))するか、4画素行組で連続した2画素行にオン電圧を印加(図168の(b))するかの表示状態となるからである。もちろん、図113、図111に例示した回路構成を変更あるいは改良することにより、クロック(SCK)に対

する表示画素行を変更あるいは変化させることができる。たとえば、 1 画素行飛ばしで表示させることもできる。また、6 画素行飛ばしで 点灯させることもできる。ただし、Pチャンネルのトランジスタで構 成あるいは形成したドライバ回路(シフトレジスタ)では、少なくと も表示画素行53間に非点灯の表示画素行52が配置(挿入)される。

図174に、ゲートドライバ回路12が図113のようにPチャンネルで形成されている場合において、動画表示対応とする駆動方式を示す。以前にも説明したように、動画ボケによる画像表示劣化を防止するためには、間欠表示にする必要がある。つまり、黒挿入(黒あるいは低輝度の表示画面を表示する)する必要がある。CRTの表示のように駆動(表示)する。つまり、任意の画素行に画像が表示すると、所定の期間の表示後、黒(低輝度)表示にする。この画素行は、点滅(画像表示と非表示(黒表示あるいは低輝度表示)が交互に繰り返される)することになる。黒表示期間は4msec以上にする必要がある。もしくは、1フレーム(1フィールド)の1/4以上の期間を黒表示(低輝度表示)にする。好ましくは、1フレーム(1フィールド)の1/2の期間以上を黒表示(低輝度表示)にする。

この条件は、人間の目の残像特性による。つまり、所定周期より速く 点滅する画像は、人間の目の残像特性により、連続して点灯している ように見える。これが、動画ボケにつながる。しかし、所定周期より 遅く点滅する画像は、視覚的には、連続しているように見えるが、間 に挿入された非点灯(黒表示)状態を認識することができるようにな り、表示画像が飛び飛びの状態になる(視覚的には変には感じないが)。そのため、動画表示で、画像が飛び飛びになり、画像ぶれが発生 しない。つまり、動画ボケがなくなる。 図174の(a)において、Aの領域は、4画素行に1画素行が表示 (点灯状態)状態である。したがって、4水平走査期間(4H)に1 回点灯する(4H期間に1H期間の間点灯する)。この期間(画素行が点灯し、非点灯となり、次に点灯するまでの期間)は、4msec以下である。したがって、人間の目には、画像が完全に連続して表示されているように見える(任意の画素行がたえず、点灯しているのと大差がない)。図124の(a)のBの領域では、画素行が表示されてから、次に表示されるまで、4msec以上、好ましくは8msec以上となるように黒挿入(低輝度表示)されている。したがって、画像は飛び飛びとなり、良好な動画表示を実現できる。

なお、以上の説明でAの領域あるいはBの領域として説明したが、以上の事項は説明を容易にするためである。図174において、Aの領域は矢印方向(画面の上から下)に順次走査される。CRTで電子ビームの走査されるごとくにである。つまり、画像は順次書き換えられる(図174の(a)は図175を参照のこと。図175の(a) → (b) → (c) → (a) のように走査(駆動)される。図174の(b) は図176を参照のこと。図176の(a) → (c) → (a) のように走査(駆動)される)。

以上のように、本発明の駆動方式において、任意の画素行は、図174の(a)において、1フィールド(1フレーム)の4msec(好ましくは8msec)以上の期間は、4Hに1Hの期間表示され、その他の期間(1フィールド(1フレーム)の残りの期間)は、連続して非点灯(黒表示(黒挿入)あるいは低輝度表示)状態が維持される。したがって、説明を容易にするために、A領域あるいはB領域と表現したが、時間的な観点から、A期間あるいはB期間と表現するほうが

適切である。つまり、A領域(A期間)は、連続して画像が点灯する期間であり、B領域(B期間)は画素行(画面50)が間欠表示される期間である。以上の事項は図174の(b)あるいは他の本発明の実施例においても同様である。

図174の(b)では、2画素行を連続して点灯状態にし、つづく、2画素行を非点灯状態にしている。つまり、A領域(A期間)では、2Hの期間点灯し、2Hの期間非点灯状態となることを繰り返す。B領域(B期間)は所定の期間、連続して非点灯状態が維持される。図174の(b)の駆動方式においても、A領域は見かけ上、連続表示状態であり、B領域は見かけ上、間欠表示である。

以上のように、本発明の駆動方式は、任意の画素行(画素)に着目して表示状態を観測したとき、4msec未満の期間(もしくは1フレーム(1フィールド)の1/4未満の期間)で画像表示と非表示(黒表示または所定以下の低輝度表示)が少なくとも1回以上繰り返させる第1の期間と、前記画素行(画素)が表示状態から非表示(黒表示または所定以下の低輝度表示)状態になり、次に表示状態になる期間が、4msec以上となる第2の期間(もしくは1フレーム(1フィールド)の1/4以上の期間)を実施するものである。以上の駆動を実施することのより、良好な動画表示を実現でき、また、その制御回路(ゲートドライバ回路12など)の構成も容易であり、低コスト化を実現できる。

図174においても、点灯画素行数を変化させることにより、画面50の明るさを調整(変化)させることができる(図168と同様に、表示画素数53を変化あるいは調整すればよい)。また、黒挿入領域(図174のB領域)の割合を変化させることにより、画像表示状態

に応じて最適状態にすることができる。たとえば、静止画では、B領域が長くなることを避けるべきである。フリッカの発生の原因となるからである。静止画の場合は、表示領域53を分散して表示(画面50内に配置)すべきである。たとえば、QCIFパネルの場合は、画素行数が220本である。このうち、静止画で55画素行を表示するのであれば、220/44=4であるから、4画素行ごとに1画素行を表示させればよい。220画素行のうち10画素行を表示するのであれば、220/10=22画素行に1画素行を表示させればよい。

なお、図174においてB領域(B期間)は1つとしているが、これに限定するものではなく、2つ以上(複数)に分割あるいは分散させてもよいことはいうまでもない。

しかし、図174の(a)では、4画素行組で1画素行を点灯させるか否かの表示しか実現できない。したがって、22画素行に1画素行を点灯させることはできない。そのため、4画素行組を5回=20画素行に1画素行を表示する。言い換えれば、4画素行組の4つは、まったく画素行を点灯状態とせず、1画素行組の1画素行を点灯状態とする)。残りの20画素行(220-4×5=200)はすべてを非点灯状態にする。つまり、本発明では、制約(規制あるいは規定)される画素行組を1単位として、この画素行組の組み合わせ(ブロック)内で、このブロック内にいくつの画素行組の画素行を点灯させるか否かの制御を行う。以上の事項は、図174の(b)においても適用される。

逆に動画表示の場合は、図174で説明したように、少なくとも4msec以上の黒挿入を実施する必要がある。また、黒挿入の割合(

79

黒表示の連続時間、表示画面に対する黒表示面積)を変化させることにより、動画表示状態を変化することができる(最適状態に調整できる)。非常に高速な動画表示(画像の動きが激しい場合など)は、黒挿入面積を増大させるとよい。この際、画像を表示する画素数が減少することにより輝度低下は、1 画素行の発光輝度を高くすることにより対応する。また、黒表示が連続する期間を長くするとよい。比較的全画面に対する動画表示領域の割合が少ない場合、あるいは比較的動画の動きがゆっくりとしている場合は、黒挿入の割合を減少させるとよい。この場合の点灯画素行53が増加することによる表示輝度の増大は、1 画素行あたりの発光輝度を低下させることにより容易に調整できる。この調整はプログラム電流 I w などで変更できるからである。もしくは、黒挿入期間を複数に分散させるとよい。フリッカが減少し良好な画像表示を実現できる。

以上のような、動画表示においても黒挿入状態を変更あるいは調整 することにより、より最適な画像表示を実現できる。以上の事項は以 下の実施例においても適用されることは言うまでもない。

入力映像信号の動画検出(I D検出)を行い、動画の場合あるいは動画が多い画像では、図174の駆動方式(黒挿入による間欠表示)を実施する。静止画の場合は、図168の駆動方式(点灯画素行位置が極力分散して配置する)を実施する。もちろん、本発明の表示パネルあるいは表示装置を用いる用途に応じて切り替えてもよい。たとえば、コンピュータモニターのように静止画の場合は図168の駆動方式を採用する。テレビのようにAV用途の場合は、図174の駆動方式を採用する。この駆動方式の切り替えは、ゲートドライバ回路12bのSSTAデータのより、容易に変更することができる。図1などの

80

EL素子15に流れる電流をオンオフさせるトランジスタを制御するだけであるからである。

図174と図168の切り替え(動画対応かあるいは静止画対応か、もしくは、より動画対応かより静止画対応か)は、ユーザーが操作できる切り替えスイッチなどを状況に応じて実施してもよいし、本発明の表示パネルの製造業者が実施してもよい。また、ホトセンサなどを用いて、周囲環境状態を検出し、自動で切り替えてもよい。また、本発明が受信する映像信号に制御信号(切り替え信号)をあらかじめ乗せておき、この制御信号を検出して、表示状態(駆動方式)を切り替えてもよい。

図177は図174の(a)の駆動方式の場合の、ゲート信号線17bの出力波形である。図1の画素構成では、ゲート信号線17bに印加されるオンオフ信号(Vghがオフ電圧、Vglがオン電圧)でトランジスタ11dをオンオフ制御し、EL素子15に流れる電流をオンオフさせる。図1において、上段は水平走査期間を示しており、L記号は、画素行数L(QCIFパネルの場合は、L=220本)を示している。なお、図168、図174においても、本発明の駆動方式は、図1の画素構成に限定されるものではない。たとえば他の画素構成(図38など)においても適用できることは言うまでもない。

図177でわかるように、A期間(A領域)では、4H期間に1H期間の割合で各ゲート信号線17bにオン電圧(Vhl)が印加される。B期間(B領域)では、連続してオフ電圧(Vgh)が印加される。したがって、この期間にはEL素子15には電流が流れない。そして、各ゲート信号線17bのオン電圧位置が1画素行ずつ走査されている。

なお、以上の実施例では、1画素行ずつ走査されるとしたが、本発明はこれ限定されるものではない。たとえば、インターレース走査では、1画素行飛ばしで走査される。つまり、第1フレームでは偶数画素行が走査される。第2フレームでは奇数画素行が走査される。また、第1フレームを書き換えているときは、第2フレームで書き込まれた画像はそのまま保持される。ただし、点滅動作を実施する(実施しなくともよい)。第2フレームを書き換えているときは、第1フレームで書き込まれた画像はそのまま保持される。もちろん、図174の実施例のように点滅動作を実施してもよい。

インターレース走査は2フレームで1フィールドがCRTで通常である。しかし、本発明はこれに限定するものではない。たとえば、4フレーム=1フィールドでもよい。この場合は、第1フレームでは、(4N+1) 画素行(ただし、Nは以上の整数)の画像が書き換えられる。第2フレームでは、(4N+2) 画素行の画像が書き換えられる。次の第3フレームでは(4N+3) 画素行の画像が書き換えられる。また、最後の第4フレームでは、(4N+4) 画素行の画像が書き換えられる。また、最後の第4フレームでは、(4N+4) 画素行の画像が書き換えられる。以上のように、本発明は、画素行への書き込みは、順次走査のみに限定するものではない。以上の事項は他の実施例においても適用される。また、本発明において、インターレース走査とは広く一般的な飛び越し走査を意味し、2フレーム=1フィールドに限定されるものではない。つまり、複数フレーム=1フィールドである。

なお、図177、図178においても、図171、図172、図173などの1水平走査期間(1H)あるいは複数の水平走査期間内において、EL素子15に流れる電流を制御すること(オン期間を制御すること)により、表示画面50の明るさを調整する駆動方式を併用で

82

きることは言うまでもない。

図178は図177と同様に、図174の(b)におけるゲート信号線17bの印加波形である。図177との差異は、A期間(A領域、図168の(b)を参照のこと)において、各ゲート信号線17bには、2水平走査期間(2H)の間、オン電圧(Vgl)が印加され、その後、2Hの期間、オフ電圧(Vgh)が印加されている。また、このオン電圧とオフ電圧とは交互に繰り返されている。B期間(B領域)では連続してオフ電圧が印加される。各ゲート信号線17bのオン電圧の印加位置は、1Hごとに走査される。

図177は図174の(a)の駆動方式の場合の、ゲート信号線17bの出力波形である。図1の画素構成では、ゲート信号線17bに印加されるオンオフ信号(Vghがオフ電圧、Vglがオン電圧)でトランジスタ11dをオンオフ制御し、EL素子15に流れる電流をオンオフさせる。図1において、上段は水平走査期間を示しており、L記号は、画素行数L(QCIFパネルの場合は、L=220本)を示している。なお、図168、図174においても、本発明の駆動方式は、図1の画素構成に限定されるものではない。たとえば他の画素構成(図38、図43、図51、図62、図63など)においても適用できることは言うまでもない。

図178は図177と同様に、図174の(b)におけるゲート信号線17bの印加波形である。図177との差異は、A期間(A領域、図168の(b)を参照のこと)において、各ゲート信号線17bには、2水平走査期間(2H)の間、オン電圧(Vgl)が印加され、その後、2Hの期間、オフ電圧(Vgh)が印加されている。また、このオン電圧とオフ電圧とは交互に繰り返されている。B期間(B領

域)では連続してオフ電圧が印加される。各ゲート信号線17bのオン電圧の印加位置は、1Hごとに走査される。他の事項は、図177 と同様あるいは類似であるので説明を省略する。

なお、以上の実施例では、表示画面 5 0 内で、A 領域とB 領域とが混在する駆動方式である。つまり、画面表示状態のいずれの期間でも、かならず、A 領域をB 領域がある(もちろん、A 領域がどこにあるかは、異なる)。このことは、1フィールド(1フレーム、つまり画面の書き換え周期)内に、A 期間とB 期間があるということである。しかし、動画表示を良好にするためには、黒挿入(黒表示あるいは低輝度表示)を行えばよいのであるから、図 1 2 4 の駆動方式に限定されるものではない。

たとえば、図179の駆動方式が例示される。理解を容易にするために、図179では、4つの表示期間((a)、(b)、(c)、(d))で構成されているとする。また、4フレー=1フィールドとし、図179の(a)を第1フレーム、図179の(b)を第2フレーム、図179の(c)を第3フレーム、図179の(d)を第4フレームとする。表示は図179の(a)→(b)→(c)→(d)→(a))→(b)→・・・・・と繰り返される。

第1フレームでは、図179の(a)に図示するように、偶数番目の画素行を順次選択し、画像を書き換える。第1フレームの書き換えが終わると、図179の(b)に図示するように、画面50の上から順次黒表示としていく(図179の(b)は黒表示書き込みが終了した状態である)。次の第3フレームでは、図179の(c)に図示するように、奇数番目の画素行を、画面50の上から順次、画像を書き込んでいく。つまり、奇数番目の画像が、画面の上部から順次表示され

る。次の第4フレームでは、画面50の上部から、画像が非点灯状態 (黒表示) にされていく(図179の(d)も完全に非点灯状態にした時の状態を示す)。

なお、図179において、(a)、(c)では、画像を書き込むと表 現し、かつ画像を表示すると表現したが、本発明は基本的に、画像を 表示する(点灯させる)状態に特徴がある。したがって、画像を書き 込むこと(プログラムを実施すること)と画像を表示することとは同 ーである必要はない。つまり、図179の(a)、(c)では、ゲー ト信号線17bの制御により、EL素子15に流れる電流を制御し、 点灯あるいは非点灯状態にすると考えてよい。 したがって、図179 の (a) の状態と図179の (b) の状態との切り替えは、一括で (たとえば、1 H期間で) 行うことができる。たとえば、イネーブル端 子を制御することで実施できる(ゲートドライバ12bのシフトレジ スタにオンオフ状態 (図179の (a) では、偶数画素行に対応する シフトレジスタがオンデータ)を保持しておき、イネーブル端子がオ フの時は、図179の(b)、(d)の状態を表示し、イネーブル端 子をオンにすることのより、図179の(a)の表示状態になるなど)。したがって、ゲート信号線17bのオンオフ状態で図179の(a)、(c)の表示を実施できる(あらかじめ、画像データは図1の 画素構成で例示すれば、コンデンサ19に保持させておく)。以上の 説明では、図179の(a)、(b) (c)、(d)の状態は、各1 1フレーム期間の間実施するとした。

しかし、本発明がこの表示状態に限定するものではない。少なくとも動画表示状態を改善あるいは良好なものとするには、図179の(b)、(d)などの黒挿入状態を4msecの期間、実施すればよいか

らである。したがって、本発明の実施例において、ゲートドライバ回路12bのシフトレジスタ回路を用いて、ゲート信号線17bを走査し、図179の(a)、(c)の表示状態を実現することの限定されるものではない。奇数番目のゲート信号線17b(奇数ゲート信号線組と呼ぶ)を一括接続しておき、また、偶数番目のゲート信号線17b(偶数ゲート信号線組と呼ぶ)を一括接続しておき、奇数ゲート信号線組とを交互にオンオフ電圧を印加するようにすればよい。奇数ゲート信号線組にオン電圧を印加し、偶数ゲート信号線組にオン電圧を印加し、偶数ゲート信号線組にオン電圧を印加し、所数ゲート信号線組にオフ電圧を印加すれば、図179の(c)の表示状態が実現される。の数ゲート信号線組と偶数ゲート信号線組の両方にオフ電圧を印加すれば、図179の(a)の表示状態が実現される。奇数ゲート信号線組と偶数ゲート信号線組の両方にオフ電圧を印加すれば、図179の(b)、d)の表示状態が実現される。図129の(a)、(b)、(c)、(d)の各状態は、4msec(特に図179の(b)、(d)は)以上の期間、実施すればよい。

以上の図179の駆動方式では、画面表示状態(図179の(a)、(c))と黒表示状態(黒挿入、図179の(b)、(d))が交互に繰り返される。したがって、画像表示が間欠表示となり、動画表示性能が向上する(動画ボケが発生しない)。

図179の実施例では、第1フレームと第3フレームでは、奇数画素行または偶数画素行に画像を表示し、この2つの画面間に黒画面(図179の(b)、(d))を挿入する駆動方式であった。しかし、本発明はこれに限定するものではなく、図168の表示状態を第1フレームおよび第3フレームに実施し、この2つのフレーム間に黒表示を挿入してもよい。

以上の実施例におけるタイミングチャートを図180に示す。図180の (a) は第1フレームであり、図180の (b) は黒挿入状態の第2フレームである。図180の (c) は第3フレームである。なお、第4フレームは図180の (b) と同様であるので省略している。ただし、第4フレームは必ずしも必要ではない。3フレーム=1フィールド構成でもよい。第2フレームで黒画面が挿入されるから動画ボケは大幅に改善されるからである。つまり、図180の (a) \rightarrow (b) \rightarrow (c) \rightarrow (a) \rightarrow ・・・・と繰り返す。

図180の(a)は、図168の(a)に4水平走査期間(4H)に1Hの期間、画像を表示する(各ゲート信号線17bは4Hごとに1Hの期間、Vg1電圧(オン電圧)が印加される。次の第2フレームでは、すべてのゲート信号線17bはオフ電圧(Vgh)が印加されている。この制御は先の実施例と同様に、イネーブル端子を制御することのより、一括で行うことができる。したがって、図180の(b)の状態は、1フレーム期間実施することに限定されるものではない。動画表示を良好なものとするには、4msec以上の期間、維持されればよいからである。ただし、図180の(a)が画面の上(上からに限定するものではないが)から順次画像を書き換えるとすると、画像が飛んでしまう。図179説明したように、複数のゲート信号線17bを一括接続し、また、イネーブル端子を制御することによれば、容易に実施することができる。

図180は、各画素行は、4H期間に1H期間、点灯するなど、規則正しく、画像表示を実施するものであった。しかし、各画素行は、単位期間(たとえば、1フレーム、1フィールドなど)で、点灯(表示)期間が一致していればよい。つまり、規則正しく、点灯状態と非点

87

灯状態とを実施する必要はない。

図181は、規則正しくない点灯状態の場合の実施例である。ゲート信号線17b(1)は第1H、第5H、第6H、第9H、第13H、第14H、・・・・・にオン電圧が印加されている。他の期間にはオフ電圧が印加されている。したがって、周期的にオン電圧が印加されているのではなく(長期間でみれば、周期的であるが)、ランダム的である。この1フレーム期間(単位期間)に各ゲート信号線17bにオン電圧が印加される期間を加算したものが、他のゲート信号線17bにオン電圧が印加される期間を加算したものが、他のゲート信号線17bにオン電圧を印加することのより、画素行が点灯(表示)するとしている)が略一致する。

なお、図181では、各ゲート信号線17bに印加する信号波形は、1Hずつ走査されたようにしている。このように、基本パターン波形を、各ゲート信号線17bを1H(所定クロックあるいは単位)でずらして走査する(印加する)ことにより、表示画面の輝度を全画面で均一化できる。なお、図181においてもオン電圧(Vgl)の印加期間を調整することにより、画面の明るさを制御(調整)することができることはいうまでもない。

以上の実施例では、各フレーム(単位期間)において、ゲート信号線17bには、同一のオンオフ電圧パターンを印加する実施例であった。しかし、本発明は、所定期間で、各画素行(画素)が点灯(表示)もしくは非点灯(非表示)となる期間が略等しくするものである。したがって、2フレーム=1フィールドの駆動方式において、第1フレームと第2フレームとに印加する各ゲート信号線17bの信号波形が異なっていてもよい。たとえば、任意の画素行が第1フレームで10H

の期間の間、オン電圧が印加され、第2フレームで20 Hの期間の間、オン電圧が印加されるように駆動してもよい(2フレームという単位期間で、10 H+20 Hの期間の間、オン電圧が印加される)。他の画素行も、30 Hの期間、オン電圧が印加されるようにする。

この実施例を図182に図示する。図182の(a) (第1フレームとする)では、各画素行に対応するゲート信号線17bには、4水平走査期間(4H)周期で1水平走査期間(1H)オン電圧が印加される。図182の(b) (第2フレームとする)では、各画素行に対応するゲート信号線17には、4H周期で2Hの期間オン電圧が印加されている。つまり、2フレームでは、(4+4)H周期で(1+2)Hの期間オン電圧が印加されることになる。このように駆動しても、単位期間(図132では2フレーム)では、各ゲート信号線17bにはオン電圧が同一期間印加されることになる。したがって、各画素行は、同一輝度で表示される(白ラスター表示と仮定した場合)。

なお、図180では、4H周期で1Hの期間オン電圧を印加するとしたが、これに限定するこのではない。たとえば、図183に図示するように、8H周期で1Hの期間オン電圧を印加するとしてもよい。また、各フレームでの各ゲート信号線17bに印加する信号波形は、周期性をもたせることはなく、完全にランダム化してもよい。単位周期(単位期間)でオン電圧を印加する総和期間が、すべてのゲート信号線17bで一致していればよいからである。

しかし、以上の実施例では、すべてのゲート信号線17bで単位期間において、オン電圧を印加する総和期間を一致させるとしたが、以下の場合には適用されない。1画面50内(つまり、1つの表示パネル)で、複数の輝度が異なる画面50を有する場合である。画面50

が、第1の画面50aと第2の画面50bが構成されており、画面50aと50bとの輝度が異なる場合である。2つの画面50の輝度を異ならせるのは、プログラム電流Iwを調整することのよっても変化することができるが、ゲート信号線17bを走査し、第1の画面50aにおける各画素行の点灯(表示)期間と第2の画面50bにおける各画素行の点灯(表示)期間とを異ならせる方式が実現容易である。たとえば、第1の画面50aの各画素行は、4Hに1Hの期間、ゲート信号線17bにオン電圧を印加する。第2の画面50bの各画素行は、8Hに1Hの期間、ゲート信号線17bにオン電圧を印加する。このように、各画面でオン電圧を印加する期間を変化させることにより、画面の明るさを調整でき、また、そのときのガンマカーブも相似にすることができる。

電源回路(IC)82(図8を参照のこと)は、ゲートドライバ回路12からゲート信号線17に出力するオン電圧(画素16トランジスタの選択電圧)、オフ電圧(画素16トランジスタの非選択電圧)に必要な電位の電圧を作成する。そのため、電源IC(回路)82の使用する半導体の耐圧プロセスは、十分な耐圧がある。

電源IC82でロジック信号をレベルシフト(LS)すると都合がよい。したがって、コントローラ(図示せず)から出力されるゲートドライバ回路12の制御信号は、電源IC82に入力し、レベルシフトしてから、本発明のゲートドライバ回路12に入力する。コントローラ(図示せず)から出力されるソーストドライバ回路14の制御信号は、直接に本発明のソースドライバ回路14などに入力する(レベルシフトの必要がない)。

しかし、本発明はアレイ基板71に形成するトランジスタをすべて

また、画素16をPチャンネルのトランジスタで構成することのより、Pチャンネルトランジスタで形成したゲートドライバ回路12とのマッチングが良くなる。Pチャンネルトランジスタ(図1の画素構成では、トランジスタ11b、11c、トランジスタ11d)はL電圧(Vg1)でオンする。一方、ゲートドライバ回路12もL電圧が選択電圧である。Pチャンネルのゲートドライバは図113の構成でもわかるが、Lレベルを選択レベルとするとマッチングが良い。Lレベルが長期間保持できないからである。一方、H電圧(Vgh)は長時間保持することができる。

また、EL素子15に電流を供給する駆動用トランジスタ(図1ではトランジスタ11a)もPチャンネルで構成することにより、EL素子15のカソードが金属薄膜のグランド電極に構成することができる。また、アノード電位Vddから順方向にEL素子15に電流を流すことができる。以上の事項から、画素16のトランジスタをPチャ

91

ンネルとし、ゲートドライバ12のトランジスタもPチャンネルとすることがよい。以上のことから、本発明の画素16を構成するトランジスタ (駆動用トランジスタ11a、スイッチング用トランジスタ11d、11b、11c)をPチャンネルで形成し、ゲートドライバ回路12のトランジスタをPチャンネルで構成するという事項は単なる設計事項ではない。

レベルシフタ (LS) 回路を、基板71に直接に形成してもよい。 つまり、レベルシフタ (LS) 回路をNチャンネルとPチャンネルト ランジスタで形成する。コントローラ (図示せず) からのロジック信号は、基板71に直接形成されたレベルシフタ回路で、Pチャンネルトランジスタで形成されたゲートドライバ回路12のロジックレベルに適合するように昇圧する。この昇圧したロジック電圧を前記ゲートドライバ回路12に印加する。

レベルシフタ回路を半導体チップで形成し、基板71にCOG実装などしてもよい。また、ソースドライバ回路14は、基本的に半導体チップで形成し、基板71にCOG実装する。ただし、ソースドライバ回路14を半導体チップで形成することに限定するものではなく、ポリシリコン技術を用いて基板71に直接に形成してもよい。画素16を構成するトランジスタ11aをPチャンネルで構成すると、プログラム電流は画素16からソース信号線18に流れ出す方向になる。そのため、ソースドライバ回路内の定電流回路は、Nチャンネルのトランジスタで構成する必要がある。つまり、ソースドライバ回路14はプログラム電流Ⅰwを引き込むように回路構成する必要がある。

したがって、画素16の駆動用トランジスタ11a (図1の場合) がPチャンネルトランジスタの場合は、必ず、ソースドライバ回路1

4はプログラム電流 I wを引き込むように、ソースドライバ回路 1 4 内の定電流回路(階調電流を出力する回路)を Nチャンネルトランジスタで構成する。ソースドライバ回路 1 4をアレイ基板 7 1 に形成するには、Nチャンネル用マスク(プロセス)と Pチャンネル用マスク(プロセス)の両方を用いる必要がある。概念的に述べれば、 画素 1 6 とゲートドライバ 1 2 を P チャンネルトランジスタで構成し、ソースドライバの引き込み電流源のトランジスタは Nチャンネルで構成するのが本発明の表示パネル(表示装置)である。

図8は本発明の表示装置の信号、電圧の供給の構成図あるいは表示 装置の構成図である。コントロールIC81からソースドライバ回路 14aに供給する信号(電源配線、データ配線など)はフレキシブル 基板84を介して供給する。

図8ではゲートドライバ12の制御信号はコントロールICで発生させ、ソースドライバ14で、レベルシフトを行った後、ゲートドライバ12に印加している。ソースドライバ14の駆動電圧は4~8(V)であるから、コントロールIC81から出力された3.3(V)振幅の制御信号を、ゲートドライバ12が受け取れる5(V)振幅に変換することができる。もちろん、コントローラで信号電圧をレベルシフトし、ゲートドライバ回路12などに供給してもよい。

ソースドライバ14内には画像メモリを持たせることが好ましい。 画像メモリの画像データは誤差拡散処理あるいはディザ処理を行った 後のデータをメモリしてもよい。

なお、図8などにおいて14をソースドライバと記載したが、単なるドライバだけでなく、電源回路、バッファ回路(シフトレジスタなどの回路を含む)、データ変換回路、ラッチ回路、コマンドデコーダ

93

、シフト回路、アドレス変換回路、画像メモリなどを内蔵させてもよい。なお、図8などで説明する構成にあっても、図9などで説明する 3辺フリー構成あるいは構成、駆動方式などを適用できることはいう までもない。

表示パネルを携帯電話などの情報表示装置に使用する場合、ソースドライバIC(回路)14、ゲートドライバIC(回路)12を、図9に示すように、表示パネルの一辺に実装(形成)することが好ましい(なお、このように一辺にドライバIC(回路)を実装(形成)する形態を3辺フリー構成(構造)と呼ぶ。従来は、表示領域のX辺にゲートドライバIC12が実装され、Y辺にソースドライバIC14が実装されていた)。画面50の中心線が表示装置の中心になるように設計し易く、また、ドライバICの実装も容易となるからである。なお、ゲートドライバ回路を高温ポリシリコンあるいは低温ポリシリコン技術などで3辺フリーの構成で作製してもよい(つまり、図9のソースドライバ回路14とゲートドライバ回路12のうち、少なくとも一方をポリシリコン技術で基板71に直接形成する)。

なお、3辺フリー構成とは、基板71に直接ICを積載あるいは形成した構成だけでなく、ソースドライバIC(回路)14、ゲートドライバIC(回路)12などを取り付けたフィルム(TCP、TAB技術など)を基板71の一辺(もしくはほぼ一辺)にはりつけた構成も含む。つまり、2辺にICが実装あるいは取り付けられていない構成、配置あるいはそれに類似するすべてを意味する。

図9のようにゲートドライバ回路12をソースドライバ回路14の 横に配置すると、ゲート信号線17は辺cにそって形成する必要があ る。

なお、図9などにおいて太い実線で図示した箇所はゲート信号線17が並列して形成した箇所を示している。したがって、bの部分(画面下部)は走査信号線の本数分のゲート信号線17が並列して形成され、aの部分(画面上部)はゲート信号線17が1本形成されている。

C辺に形成するゲート信号線 17のピッチは 5μ m以上 12μ m以下にする。 5μ m未満では隣接ゲート信号線に寄生容量の影響によりノイズが乗ってしまう。実験によれば 7μ 以下で寄生容量の影響が顕著に発生する。さらに 5μ m未満では表示画面にビート状などの画像ノイズが激しく発生する。特にノイズの発生は画面の左右で異なり、このビート状などの画像ノイズを低減することは困難である。また、 12μ mを越えると表示パネルの額縁幅 Dが大きくなりすぎ実用的でない。

前述の画像ノイズを低減するためには、ゲート信号線17を形成した部分の下層あるいは上層に、グラントパターン(一定電圧に電圧固定あるいは全体として安定した電位に設定されている導電パターン)を配置することにより低減できる。また、別途設けたシールド板(シールド箔(一定電圧に電圧固定あるいは全体として安定した電位に設定されている導電パターン))をゲート信号線17上に配置すればよい。

図9のc辺のゲート信号線17はITO材料を用いて形成してもよいが、低抵抗化するため、ITOと金属薄膜とを積層して形成することが好ましい。また、多層の金属膜で形成することが好ましい。ITOと積層する場合は、ITO上にチタン膜を形成し、その上にアルミニウムあるいはアルミニウムとモリブデンの合金薄膜を形成する。もしくはITO上にクロム膜を形成する。金属膜の場合は、アルミニウ

ム薄膜、クロム薄膜で形成する。以上の事項は本発明の他の実施例で も同様である。

なお、図9などにおいて、ゲート信号線17などは表示領域の片側に配置するとしたがこれに限定するものではなく、両方に配置してもよい。たとえば、ゲート信号線17aを表示領域50の右側に配置(形成)し、ゲート信号線17bを表示領域50の左側に配置(形成)してもよい。以上の事項は他の実施例でも同様である。

また、ソースドライバIC14とゲートドライバIC12とを1チップ化してもよい。1チップ化すれば、表示パネルへのICチップの実装が1個で済む。したがって、実装コストも低減できる。また、1チップドライバIC内で使用する各種電圧も同時に発生することができる。

図1などで図示した構成ではEL素子15のトランジスタ11aを介してVdd電位に接続されている。しかし、各色を構成する有機ELの駆動電圧が異なるという問題がある。たとえば、単位平方センチメートルあたり0.01(A)の電流を流した場合、青(B)ではEL素子の端子電圧は5(V)であるが、緑(G)および赤(R)では9(V)である。つまり、端子電圧がBとG、Rで異なる。したがって、BとG、Rでは保持するトランジスタ11aのソースードレイン電圧(SD電圧)が異なる。そのため、各色でトランジスタのソースードレイン電圧(SD電圧)間オフリーク電流が異なることになる。オフリーク電流が発生し、かつオフリーク特性が各色で異なると、色バランスのずれた状態でフリッカが発生する、発光色に相関してガンマ特性がずれるという複雑な表示状態をなる。

この課題に対応するため、少なくともR、G、B色のうち、1つの

カソード電極の電位を他色のカソード電極の電位と異ならせるように 構成することが好ましい。もしくはR、G、B色のうち、1つのV d dの電位 (アノード電位) を他色のV d dの電位と異ならせるように 構成することが好ましい。

R、G、BのEL素子15の端子電圧は極力一致させることが好ましいことは言うまでもない。少なくとも、白ピーク輝度を表示しており、色温度が7000K以上12000K以下の範囲で、R、G、BのEL素子の端子電圧は10(V)以下となるように材料あるいは構造選定をする必要がある。また、R、G、Bののうち、EL素子の最大の端子電圧と最小の端子電圧との差は、2.5(V)以内にする必要がある。たとえば、RのEL素子15に最大電流を流したとき7(V)であれば、GおよびBに最大電流を流した時のEL素子15の端子電圧は、7-2.5(V)(最低)以上7+2.5(V)(最大)以下の条件を満足させることが好ましい。さらに好ましくは1.5(V)以下にする必要がある。

なお、画素は、R、G、Bの3原色としたがこれに限定するものではなく、シアン、イエロー、マゼンダの3色でもよい。また、Bとイエローなどの2色でもよい。もちろん、単色でもよい。また、R、G、B、シアン、イエロー、マゼンダの6色でもよい。R、G、B、シアン、マゼンダの5色でもよい。これらはナチュラルカラーとして色再現範囲が拡大し良好な表示を実現できる。その他、R、G、B、白の4色でもよい。R、G、B、シアン、イエロー、マゼンダ、黒、白の7色でもよい。また、白色発光の画素を表示領域50全体に形成(作製)し、RGBなどのカラーフィルタで3原色表示としてもよい。また、1画素をBとイエローのように塗り分けても良い。以上のよう

97

に本発明のEL表示装置は、RGBの3原色でカラー表示を行うものに限定されるものではない。

有機EL表示パネルのカラー化には主に三つの方式があり、色変換方式はこのうちの一つである。発光層として青色のみの単層を形成すればよく、フルカラー化に必要な残りの緑色と赤色は、青色光から色変換によって作り出す。したがって、RGBの各層を塗り分ける必要がない、RGBの各色の有機EL材料をそろえる必要がないという利点がある。色変換方式は、塗り分け方式のようは歩留まり低下がない。本発明のEL表示パネルなどはこのいずれの方式でも適用される。

また、3原色の他に、白色発光の画素を形成してもよい。白色発光の画素はR、G、B発光の構造を積層することのより作製(形成または構成)することにより実現できる。1組の画素は、RGBの3原色と、白色発光の画素16から構成する。白色発光の画素を形成することにより、白色のピーク輝度が表現しやすくなる。したがって、輝き感のある画像表示実現できる。

RGBなどの3原色を1組の画素をする場合であっても、各色の画素電極の面積は異ならせることが好ましい。もちろん、各色の発光効率がバランスよく、色純度もバランスがよければ、同一面積でもかまわない。しかし、1つまたは複数の色のバランスが悪ければ、画素電極(発光面積)を調整することが好ましい。各色の電極面積は電流密度を基準に決定すればよい。つまり、色温度が7000K(ケルビン)以上12000K以下の範囲で、ホワイトバランスを調整した時、各色の電流密度の差が±30%以内となるようにする。さらに好ましくは±15%以内となるようにする。たとえば、電流密度が100A/平方メーターをすれば、3原色がいずれも70A/平方メーター以

上130A/平方メーター以下となるようにする。 さらに好ましくは、3原色がいずれも85A/平方メーター以上115A/平方メーター ー以下となるようにする。

有機EL15は自己発光素子である。この発光による光がスイッチング素子としてのトランジスタに入射するとホトコンダクタ現象(ホトコン)が発生する。ホトコンとは、光励起によりトランジスタなどのスイッチング素子のオフ時でのリーク(オフリーク)が増える現象を言う。

この課題に対処するため、本発明ではゲートドライバ12 (場合によってはソースドライバ14)の下層、画素トランジスタ11の下層に遮光膜を形成している。遮光膜はクロムなどの金属薄膜で形成し、その膜厚は50nm以上150nm以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のトランジスタ11A1のパターニングが困難になる。

遮光膜上に20以上100nm以下の無機材料からなる平滑化膜を 形成する。この遮光膜のレイヤーを用いて蓄積容量19の一方の電極 を形成してもよい。この場合、平滑膜は極力薄く作り、蓄積容量の容 量値を大きくすることが好ましい。また、遮光膜をアルミで形成し、 陽極酸化技術を用いて酸化シリコン膜を遮光膜の表面に形成し、この 酸化シリコン膜を蓄積容量19の誘電体膜として用いてもよい。平滑 化膜上にはハイアパーチャ(HA)構造の画素電極が形成される。

ドライバ回路12などは裏面だけでなく、表面からの光の進入も抑制するべきである。ホトコンの影響により誤動作するからである。したがって、本発明では、カソード電極が金属膜の場合は、ドライバ12などの表面にもカソード電極を形成し、この電極を遮光膜として用

いている。

また、基板71の光出射面には、反射防止膜を形成する。反射防止 膜は、酸化チタンおよびフッ化マグネシウムなどの薄膜多層膜から形 成する。

ドライバ12の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作あるいはカソード電極とドライバ回路の電気的接触が発生する可能性がある。この課題に対処するため、本発明ではドライバ回路12などの上に少なくとも1層、好ましくは複数層の有機EL膜を画素電極上の有機EL膜形成と同時に形成する。有機EL膜は絶縁物であるから、ドライバ上に有機EL膜を形成することにより、カソードとドライバ間が隔離される。したがって、前述の課題を解消することができる。

画素の1つ以上のトランジスタ11の端子間あるいはトランジスタ11と信号線とが短絡すると、EL素子15が常時、点灯する輝点となる場合がある。この輝点は視覚的にめだつので黒点化(非点灯)する必要がある。輝点に対しては、該当画素16を検出し、コンデンサ19にレーザー光を照射してコンデンサの端子間を短絡させる。したがって、コンデンサ19には電荷を保持できなくなるので、トランジスタ11aは電流を流さなくすることができる。そのため、レーザー光を照射した画素は常時、非点灯状態となり黒表示となる。

なお、レーザー光を照射する位置にあたる。カソード膜を除去して おくことが望ましい。レーザー照射により、コンデンサ19の端子電 極とカソード膜とがショートすることを防止するためである。したが って、あらかじめ、レーザー修整を行う箇所において、カソード電極 をパターニングしておき、穴あけを行っておく。 画素16のトランジスタ11の欠陥は、ドライバIC14にも影響を与える。例えば、図56では駆動用トランジスタ11aにソースードレイン(SD)ショート562が発生していると、パネルのVdd電圧がソースドライバIC14に印加される。したがって、ソースドライバIC14の電源電圧は、パネルの電源電圧Vdd(アノード電圧)と同一かもしくは高くしておくことが好ましい。なお、ソースドライバICで使用する基準電流は電子ボリウム561で調整できるように構成しておくことが好ましい。

図56のように、トランジスタ11aにSDショート562が発生していると、EL素子15に過大な電流が流れる。つまり、EL素子15が常時点灯状態(輝点)となる。輝点は欠陥として目立ちやすい。たとえば、図56において、トランジスタ11aのソースードレイン(SD)ショートが発生していると、トランジスタ11aのゲート(G)端子電位の大小に関わらず、Vdd電圧からEL素子15に電流が常時流れる(トランジスタ11dがオンの時)。したがって、輝点となる。

一方、トランジスタ11aにSDショートが発生していると、トランジスタ11cがオン状態の時、Vdd電圧がソース信号線18に印加されソースドライバ14にVdd電圧が印加される。もし、ソースドライバ14の電源電圧がVdd以下であれば、耐圧を越えて、ソースドライバ14が破壊される恐れがある。

トランジスタ11aのSDショートなどは、点欠陥にとどまらず、パネルのソースドライバ回路を破壊につながる恐れがあり、また、輝点は目立つためパネルとしては不良となる。したがって、トランジスタ11aとEL素子15間を接続する配線を切断し、輝点を黒点欠陥

にする必要がある。この切断には、レーザー光などの光学手段を用いてトランジスタ11aのソース端子(S)またはドレイン端子(D)を切断するか、もしくはトランジスタ11aのチャンネルを破壊する。

なお、以上の実施例は配線を切断させるとしたが、黒表示するためにはこれに限定されるものではない。たとえば、図1でもわかるように、トランジスタ11aの電源Vddが、トランジスタ11aのゲート(G)端子に常時印加されるように修正してもよい。たとえば、コンデンサ19の2つの電極間をショートさせれば、Vdd電圧がトランジスタ11aのゲート(G)端子に印加されるようになる。したがって、トランジスタ11aは完全にオフ状態になり、EL素子15に電流を流さなくすることができる。これば、コンデンサ19にレーザー光を照射することによりコンデンサ電極をショートできるから、容易に実現できる。

また、実際には、画素電極の下層にVdd配線が配置されているから、Vdd配線と画素電極とにレーザー光を照射することにより、画素の表示状態を制御(修正)することができる。

画素16を黒表示するためには、EL素子15を劣化させてもよい。たとえば、レーザー光をEL層15に照射し、EL層15を物理的にあるいは化学的に劣化させ、発光しないようにする(常時黒表示)。レーザー光の照射によりEL層15を加熱し、容易に劣化させることができる。また、エキシマレーザーを用いれば、EL膜15の化学的変化を容易に行うことができる。

なお、以上の実施例は、図1に図示した画素構成を例示したが、本 発明はこれに限定するものではない。レーザー光を用いて配線あるい は電極をオープンあるいはショートさせることは、カレントミラーな

どの他の電流駆動の画素構成あるいは図62、図51などで図示する 電圧駆動の画素構成であっても適用できることは言うまでもない。し たがって、画素の構成、構造には限定されない。

以下、図1の画素構成について、その駆動方法について説明をする。図1に示すように、ゲート信号線17aは行選択期間に導通状態(ここでは図1のトランジスタ11がpチャネルトランジスタであるためローレベルで導通となる)となり、ゲート信号線17bは非選択期間時に導通状態とする。

ソース信号線18には寄生容量(図示せず)が存在する。寄生容量は、ソース信号線18とゲート信号線17とのクロス部の容量、トランジスタ11b、11cのチャンネル容量などにより発生する。

ソース信号線180電流値変化に要する時間 t は浮遊容量の大きさをC、ソース信号線の電圧をV、ソース信号線に流れる電流をIとすると $t=C\cdot V/I$ であるため電流値を10倍大きくできることは電流値変化に要する時間が10分の1近くまで短くできる。またはソース信号線180寄生容量が10倍になっても所定の電流値に変化できるということを示す。従って、短い水平走査期間内に所定の電流値を書きこむためには電流値を増加させることが有効である。

たとえば、ソースドライバIC14からの出力電流を10倍にすると、画素16にプログラムされる電流が10倍となる。そのため、EL素子15の発光輝度も10倍となる。したがって、所定の輝度を得るために、図1のトランジスタ17dの導通期間(オン時間)を従来の10分の1とし、発光期間を10分の1とする。

つまり、ソース信号線18の寄生容量の充放電を十分に行い、所定 の電流値を画素16のトランジスタ11aにプログラムを行うために は、ソースドライバ14から比較的大きな電流を出力する必要がある。しかし、このように大きな電流をソース信号線18に流すとこの大きな電流値が画素にプログラムされてしまう。したがって、所定の電流に対し大きな電流がEL素子15に流れる。たとえば、10倍の電流でプログラムすれば、当然、10倍の電流がEL素子15に流れ、EL素子15は10倍の輝度で発光する。所定の発光輝度にするためには、EL素子15に流れる時間を1/10にすればよい。このように駆動することにより、ソース信号線18の寄生容量を十分に充放電でき、所定の発光輝度を得ることができる。

なお、10倍の電流値を画素のトランジスタ11a(正確にはコンデンサ19の端子電圧を設定している)に書き込み、EL素子15のオン時間を1/10にするとしたが、これは一実施例である。他の実施例として、10倍の電流値を画素のトランジスタ11aに書き込み、EL素子15のオン時間を1/5にしてもよい。逆に10倍の電流値を画素のトランジスタ11aに書き込み、EL素子15のオン時間を1/2倍にしてもよい。

また、明るい画像表示を行うときは、1/1 (たえず、トランジスタ11dがオン状態を維持する)にし、暗い画像のときは、1/10 (トランジスタ11dは1フレームの1/10の期間だけオンする)にしてもよい。また、これらの表示を画像表示データにもとづき、リアルタイムで変更するように制御してもよい。

本発明は、画素への書き込み電流を所定値以外の値にし、E L 素子 15に流れる電流を間欠状態にして駆動することに特徴がある。本明 細書では説明を容易にするため、N倍の電流値を画素のトランジスタ 11に書き込み、E L 素子 15のオン時間を 1 / N倍にするとして説

104

明する。しかし、これに限定するものではなく、N1 倍の電流値を画素のトランジスタ11 に書き込み、E L素715 のオン時間を1/ (N2) 倍 (N1 とN2 とは異なる) でもよいことは言うまでもない。

なお、間欠状態にするとは、本発明の表示パネルの駆動方法にたえず間欠表示で駆動することに限定するものではない。画像表示状態によっては、1/1 (間欠表示でない)表示を実施してもよい。つまり、本発明は、画像表示において、間欠表示にする状態が発生する駆動方法である。また、間欠表示とは1フレーム期間に少なくとも2水平走査期間(2H)以上発生する状態をいう。

また、間欠表示において、間欠する間隔は等間隔に限定するものではない。たとえば、ランダムでもよい(全体として、表示期間もしくは非表示期間が所定値(一定割合)となればよい)。また、RGBで異なっていてもよい。たとえば、Rの画素が1フレームで1/3の期間の間、非常時状態に駆動し、GとBの画素が1フレームで1/4の期間の間、非常時状態に駆動してもよい。間欠表示の期間は、白(ホワイト)バランスが最適になるように、R、G、B表示期間もしくは非表示期間が所定値(一定割合)となるように調整(設定)すればよい

また、説明を容易にするため、1/Nとは、1F(1)フィールドまたは1フレーム)を基準にして20011Fを1/Nにするとして説明する。しかし、1 画素行が選択され、電流値がプログラムされる時間(通常、1水平走査期間(1H))があるし、また、走査状態によっては誤差も生じる。したがって、以上の説明はあくまでも説明を容易にするための便宜状の問題だけであり、21、21、22、23、23、24、23、24、24、23、24、24、24、25 にまた、25 にない。また、25 に

105

であってもよい。本発明では、説明を容易にするため、断りがない限り、Nは整数として説明をする。

N=10倍の電流で画素16に電流プログラムし、1/5の期間の間、EL素子15を点灯させてもよい。EL素子15は、10/5=2倍の輝度で点灯する。逆に、N=2倍の電流で画素16に電流プログラムし、1/4の期間の間、EL素子15を点灯させてもよい。EL素子15は、2/4=0.5倍の輝度で点灯する。つまり、本発明は、N=1倍でない電流でプログラムし、かつ、常時点灯(1/1、つまり、間欠駆動でない)状態以外の表示を実施するものである。また、広義には、EL素子15に供給する電流を1フレーム(あるいは1フィールド)の期間において、少なくとも1回、オフする駆動方式である。また、所定値よりも大きな電流で画素16にプログラムし、少なくとも、間欠表示を実施する駆動方式である。

有機(無機)EL表示装置は、CRTのように電子銃で線表示の集合として画像を表示するディスプレイとは表示方法が基本的に異なる点にも課題がある。つまり、EL表示装置では、1F(1フィールドあるいは1フレーム)の期間の間は、画素に書き込んだ電流(電圧)を保持する。そのため、動画表示を行うと表示画像の輪郭ぼけが発生するという課題が発生する。

本発明では、1 F/Nの期間の間だけ、E L素子1 5 に電流を流し、他の期間(1 F(N-1) /N)は電流を流さない。この駆動方式を実施し画面の一点を観測した場合を考える。

この表示状態では1Fごとに画像データ表示、黒表示(非点灯)が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示(間欠表示)状態となる。動画データ表示を、この間欠表示状

106

態でみると画像の輪郭ぼけがなくなり良好な表示状態を実現できる。 つまり、CRTに近い動画表示を実現することができる。また、間欠 表示を実現するが、回路のメインクロックは従来と変わらない。した がって、回路の消費電力が増加することもない。

液晶表示パネルの場合は、光変調をする画像データ(電圧)は液晶層に保持される。したがって、黒挿入表示を実施しようとすると液晶層に印加しているデータを書き換える必要がある。そのため、ソースドライバIC14の動作クロックを高くし、画像データと黒表示データとを交互にソース信号線18に印加する必要がある。したがって、黒挿入(黒表示などの間欠表示)を実現しょうとすると回路のメインクロックをあげる必要がある。また、時間軸伸張を実施するための画像メモリも必要になる。

図1、図2、図38などに示す本発明のEL表示パネルの画素構成では、画像データはコンデンサ19に保持されている。このコンデンサ19の端子電圧に対応する電流をEL素子15に流す。したがって、画像データは液晶表示パネルのように光変調層に保持されているのではない。

本発明はスイッチングのトランジスタ11d、あるいはトランジスタ11eなどをオンオフさせるだけでEL素子15に流す電流を制御する。つまり、EL素子15に流れる電流Iwをオフしても、画像データはそのままコンデンサ19の保持されている。したがって、次のタイミングでスイッチング素子11dなどをオンさせ、EL素子15に電流を流せば、その流れる電流は前に流れていた電流値と同一である。本発明では黒挿入(黒表示などの間欠表示)を実現する際においても、回路のメインクロックをあげる必要がない。また、時間軸伸張

107

を実施する必要もないための画像メモリも不要である。また、有機E L素子15は電流を印加してから発光するまでの時間が短く、高速に 応答する。そのため、動画表示に適し、さらに間欠表示を実施するこ とのより従来のデータ保持型の表示パネル(液晶表示パネル、EL表 示パネルなど)の問題である動画表示の問題を解決できる。

さらに、大型の表示装置でソース容量が大きくなる場合はソース電流を10倍以上にしてやればよい。一般にソース電流値をN倍にした場合、ゲート信号線17b(トランジスタ11d)の導通期間を1F / Nとすればよい。これによりテレビ、モニター用の表示装置などにも適用が可能である。

以下、図面を参照しながら、本発明の駆動方法についてさらに詳しく説明をする。ソース信号線18の寄生容量は、隣接したソース信号線18間の結合容量、ソースドライブIC(回路)14のバッファ出力容量、ゲート信号線17とソース信号線18とのクロス容量などにより発生する。この寄生容量は通常10pF以上となる。電圧駆動の場合は、ドライバIC14からは低インピーダンスで電圧がソース信号線18に印加されるため、寄生容量が多少大きくとも駆動では問題とならない。

しかし、電流駆動では特に黒レベルの画像表示では20nA以下の 微小電流で画素のコンデンサ19をプログラムする必要がある。した がって、寄生容量が所定値以上の大きさで発生すると、1画素行にプログラムする時間(通常、1H以内、ただし、2画素行を同時に書き 込む場合もあるので1H以内に限定されるものではない。)内に寄生 容量を充放電することができない。1H期間で充放電できなれば、画 素への書き込み不足となり、解像度がでない。 図1の画素構成の場合、図3の(a)に示すように、電流プログラム時は、プログラム電流 I wがソース信号線18に流れる。この電流 I wがトランジスタ11aを流れ、I wを流す電流が保持されるように、コンデンサ19に電圧設定(プログラム)される。このとき、トランジスタ11dはオープン状態(オフ状態)である。

次に、EL素子15に電流を流す期間は図3の(b)のように、トランジスタ11c、11bがオフし、トランジスタ11dが動作する。つまり、ゲート信号線17aにオフ電圧(Vgh)が印加され、トランジスタ11b、11cがオフする。一方、ゲート信号線17bにオン電圧(Vgl)が印加され、トランジスタ11dがオンする。

そこで、トランジスタ11 dを本来オンする時間(約1F)の1/Nの期間だけオンさせ、他の期間(N-1)/N期間はオフさせれば、1F全体の平均輝度は所定の輝度となる。この表示状態は、CRTが電子銃で画面を走査しているのと近似する。異なる点は、画像を表示している範囲が画面全体の1/N(全画面を1とする)が点灯している点である(CRTでは、点灯している範囲は1 画素である)。

本発明では、この1F/Nの画像表示領域53が図13の(b) に 示すように画面50の上から下に移動する。本発明では、1F/Nの 期間の間だけ、E L 素子 1 5 に電流が流れ、他の期間(1 F・(N-1) / N)は電流を流れない。したがって、各画素は間欠表示となる。しかし、人間の目には残像により画像が保持された状態となるので、全画面が均一に表示されているように見える。

なお、図13に図示するように、書き込み画素行51aは非点灯表示52aとする。しかし、これは、図1、図2などの画素構成の場合である。図38などで図示するカレントミラーの画素構成では、書き込み画素行51aは点灯状態としてもよい。しかし、本明細書では、説明を容易にするため、主として、図1の画素構成を例示して説明をする。また、図13、図16などの所定駆動電流Iwよりも大きい電流でプログラムし、間欠駆動する駆動方法をN倍パルス駆動と呼ぶ。

この表示状態では1Fごとに画像データ表示、黒表示(非点灯)が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示(間欠表示)状態となる。液晶表示パネル(本発明以外のEL表示パネル)では、1Fの期間、画素にデータが保持されているため、動画表示の場合は画像データが変化してもその変化に追従することができず、動画ボケとなっていた(画像の輪郭ボケ)。しかし、本発明では画像を間欠表示するため、画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、CRTに近い動画表示を実現することができる。

このタイミングチャートを図14に図示する。なお、本発明などに おいて、特に断りがない時の画素構成は図1であるとする。しかし、 図38、図63、図64、図65などでの間欠表示を実現できること は言うまでもないから、本発明は図1に限定されるものではないこと は言うまでもない。 図14でわかるように、各選択された画素行(選択期間は、1日としている)において、ゲート信号線17aにオン電圧(Vg1)が印加されている時(図14の(a)を参照)には、ゲート信号線17bにはオフ電圧(Vgh)が印加されている(図14の(b)を参照)。また、この期間は、EL素子15には電流が流れていない(非点灯状態)。選択されていない画素行において、ゲート信号線17aにオフ電圧(Vgh)が印加され、ゲート信号線17bにはオン電圧(Vg1)が印加されている。また、この期間は、EL素子15に電流が流れている(点灯状態)。また、点灯状態では、EL素子15は所定のN倍の輝度(N・B)で点灯し、その点灯期間は1F/Nである。したがって、1Fを平均した表示パネルの表示輝度は、(N・B) × (1/N) = B (所定輝度)となる。

なお、以上の説明は白表示での画像表示について説明しているようであるが、黒表示についても同様に明るさは1/10になる。したがって、たとえ、画像表示に黒浮きが発生していても、黒浮きの輝度も1/10になるから良好な画像表示になる。

図15は、図14の動作を各画素行に適用した実施例である(各画素のゲート信号線17a、17bの信号波形を図示している)。ゲート信号線の電圧はオフ電圧を $Vgh(H\nuベル)$ とし、オン電圧を $Vgl(L\nuベル)$ としている。(1)(2)などの添え字は選択している画素行番号を示している。

図15において、ゲート信号線17a(1)が選択され(Vg1電圧)、選択された画素行のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。なお、プログラム電流の流れる方向は、画素構成により異なる。画素16の駆

動トランジスタ11aがPチャンネルトランジスタの場合は、プログラム電流 I wは画素16からソースドライバ回路16に向かって流れる。画素16の駆動トランジスタ11aがNチャンネルトランジスタの場合は、プログラム電流 I wはソースドライバ回路16から画素16に向かって流れる。

このプログラム電流は所定値のN倍(説明を容易にするため、N=10として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。自然画の表示状態のより各画素16に電流プログラムされる電流の大きさは異なる)である。したがって、コンデンサ19には10倍に電流がトランジスタ11aに流れるようにプログラムされる。画素行(1)が選択されている時は、図1の画素構成ではゲート信号線17b(1)はオフ電圧(Vgh)が印加され、EL素子15には電流が流れない。

1 日後には、ゲート信号線 17a (2) が選択され(Vg1電圧)、選択された画素行のトランジスタ 11a からソースドライバ 14 に向かってソース信号線 18 にプログラム電流が流れる。このプログラム電流は所定値のN倍(説明を容易にするため、N=10 として説明する)である。したがって、コンデンサ 19 には 10 倍に電流がトランジスタ 11a に流れるようにプログラムされる。

画素行(2)が選択されている時は、図1の画素構成ではゲート信号線17b(2)はオフ電圧(Vgh)が印加され、EL素子15には電流が流れない。しかし、先の画素行(1)のゲート信号線17a(1)にはオフ電圧(Vgh)が印加され、ゲート信号線17b(1)にはオン電圧(Vgh)が印加されるため、点灯状態となっている。

次の1 H後には、ゲート信号線1 7 a (3) が選択され、ゲート信号線1 7 b (3) はオフ電圧 (V g h) が印加され、画素行 (3) の E L 素子 1 5 には電流が流れない。しかし、先の画素行 (1) (2) のゲート信号線1 7 a (1) (2) にはオフ電圧 (V g h) が印加され、ゲート信号線1 7 b (1) (2) にはオン電圧 (V g l) が印加され、ゲート信号線1 7 b (1) (2) にはオン電圧 (V g l) が印加されるため、点灯状態となっている。

以上の動作を1Hの同期信号に同期して画像を表示していく。しかし、図15の駆動方式では、EL素子15には10倍の電流が流れる。したがって、表示画面50は約10倍の輝度で表示される。もちろん、この状態で所定の輝度表示を行うためには、プログラム電流を1/10にしておけばよいことは言うまでもない(間欠期間を1/10にするのではなく、プログラム電流を制御する)。しかし、1/10の電流であれば寄生容量などにより書き込み不足が発生する。この課題を解決するために、N倍の高い電流でプログラムし、黒画面52挿入(間欠表示)により所定の輝度を得るのは本発明の基本的な主旨である。

なお、本発明の駆動方法において、所定電流よりも高い電流がEL素子15に流れるようにし、ソース信号線18の寄生容量を十分に充放電するという概念である。つまり、EL素子15にN倍の電流を流さなくともよい。たとえば、EL素子15に並列に電流経路を形成し(ダミーのEL素子を形成し、このEL素子は遮光膜を形成して発光させないなど)、ダミーEL素子とEL素子15に分流して電流を流しても良い。

たとえば、信号電流が 0.2μ Aのとき、プログラム電流を 2.2μ Aとして、トランジスタ 11a には 2.2μ Aを流す。この電流の

うち、信号電流 0.2μ AをE L素子 1.5 に流して、 2μ AをダミーのE L素子に流すなどの方式が例示される(図 1.3.6 を参照のこと)。つまり、図 2.7 のダミー画素行 2.8.1 を常時選択状態にする。なお、ダミー画素行は発光させないか、もしくは、遮光膜などを形成し、発光していても視覚的に見えないように構成する。

以上のように構成することにより、ソース信号線18に流す電流を N倍に増加させることにより、駆動用トランジスタ11aにN倍の電 流が流れるようにプログラムすることができ、かつ、電流EL素子1 5には、N倍よりは十分小さい電流をながることができることになる。 以上の方法では、図5に図示するように、非点灯領域52を設けることなく、全表示領域50を画像表示領域53とすることができる。

図13の(a)は表示画像50への書き込み状態を図示している。図13の(a)において、51aは書き込み画素行である。ソースドライバIC14から各ソース信号線18にプログラム電流が供給される。なお、図13などでは1H期間に書き込む画素行は1行である。しかし、何ら1Hに限定するものではなく、0.5H期間でも、2H期間でもよい。

また、ソース信号線18にプログラム電流を書き込むとしたが、本 発明は電流プログラム方式に限定するものではなく、ソース信号線1 8に書き込まれるのは電圧である電圧プログラム方式(図62など) でもよい。たとえば、電圧駆動方式でも、所定輝度が得られるよりの 高い電圧をソース信号線18に印加し、画素16をプログラムし、所 定輝度になるように間欠表示する駆動方法が例示される。

図13の(a)において、ゲート信号線17aが選択されるとソース信号線18に流れる電流がトランジスタ11aにプログラムされる。

114

この時、ゲート信号線17bはオフ電圧が印加されEL素子15には電流が流れない。これは、EL素子15側にトランジスタ11dがオン状態であると、ソース信号線18からEL素子15の容量成分が見え、この容量に影響されてコンデンサ19に十分に正確な電流プログラムができなくなるためである。したがって、図1の構成を例にすれば、図13の(b)で示すように電流を書き込まれている画素行は非点灯領域52となる。

今、N(ここでは、先に述べたようにN=10とする)倍の電流でプログラムしたとすれば、画面の輝度は10倍になる。したがって、表示領域50の90%の範囲を非点灯領域52とすればよい。したがって、画像表示領域の水平走査線がQCIFの220本(S=220)とすれば、22本と表示領域53とし、220-22=198本を非表示領域52とすればよい。一般的に述べれば、水平走査線(画素行数)をSとすれば、S/Nの領域を表示領域53とし、この表示領域53をN倍の輝度で発光させる。そして、この表示領域53を画面の上下方向に走査する。したがって、S(N-1)/Nの領域は非点灯領域52とする。この非点灯領域は黒表示(非発光)である。また、この非発光部52はトランジスタ11dをオフさせることにより実現する。なお、N倍の輝度で点灯させるとしたが、当然のことながら明るさ調整、ガンマ調整によりN倍の値と調整することは言うまでもない。

また、先の実施例で、10倍の電流でプログラムしたとすれば、画面の輝度は10倍になり、表示領域50の90%の範囲を非点灯領域52とすればよいとした。しかし、これは、RGBの画素を共通に非点灯領域52とすることに限定するものではない。例えば、Rの画素

115

は、1/8を非点灯領域 5 2 とし、Gの画素は、1/6 を非点灯領域 5 2 とし、Bの画素は、1/1 0 を非点灯領域 5 2 と、それぞれの色により変化させてもよい。

RGBの色で個別に非点灯領域52(あるいは点灯領域53)を調整できるようにしてもよい。これらを実現するためには、R、G、Bで個別のゲート信号線17bが必要になる。しかし、以上のRGBの個別調整を可能にすることにより、ホワイトバランスを調整することが可能になり、各階調において色のバランス調整が容易になる(図41を参照のこと)。

図13の(b)に図示するように、書き込み画素行51aを含む画素行が非点灯領域52とし、書き込み画素行51aよりも上画面のS/N(時間的には1F/N)の範囲を表示領域53とする(書き込み走査が画面の上から下方向の場合、画面を下から上に走査する場合は、その逆となる)。画像表示状態は、表示領域53が帯状になって、画面の上から下に移動する。

図13の表示では、1つの表示領域53が画面の上から下方向に移動する。フレームレートが低いと、表示領域53が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。

この課題に対しては、図16に図示するように、表示領域53を複数に分割するとよい。この分割された総和がS(N-1)/Nの面積となれば(なお、Sは表示パネルの有効表示領域50の面積)、図13の明るさと同等になる。なお、分割された表示領域53は等しく(等分に)する必要はない。たとえば、表示領域を4つの領域に分割し、分割された表示領域53aが面積1で、分割された表示領域53b

が面積2で、分割された表示領域53cが面積1で、分割された表示 領域53dが面積4でもよい。また、分割された非表示領域52と厳 密に等しくする必要はない。

また、数フレーム(フィールド)での表示領域53の面積が平均して目標の大きさになるように制御してもよいことは言うまでもない。表示領域53の面積をS/10にするとした時、1フレーム(フィールド)目は表示領域53の面積をS/20とし、2フレーム(フィールド)目は表示領域53の面積をS/20とし、3フレーム(フィールド)目は表示領域53の面積をS/20とし、4フレーム(フィールド)目は表示領域53の面積をS/5とし、以上の4フレーム(フィールド)で所定の表示面積(表示輝度)のS/10を得る駆動方法が例示される。また、R、G、Bのそれぞれが、数フレーム(フィールド)でLの期間の平均が等しくなるように駆動してもよい。しかし、前記数フレーム(フィールド)は4フレーム(フィールド)以下にすることが好ましい。表示画像によってはフリッカが発生する場合があるからである。

なお、本発明での1フレームあるいは1フィールドとは、画素16 の画像書き換え周期または表示画面50が上から下まで(下から上まで)走査される周期と同義あるは類似の意味と考えてもよい。

また、R、G、Bで、数フレーム(フィールド)でLの期間の平均を異ならせ、適度なホワイトバランスがとれるように駆動してもよい。この駆動方法は、RGBの発光効率が異なるときに特に有効である。また、RGBで分割数Kを異ならせても良い。特にGでは視覚的にめだつため、Gでは分割数をRBに対して多くすることが有効である。

なお、以上の実施例では理解を容易にするために表示領域53の面

積を分割するとして説明している。しかし、面積を分割するとは、期間 (時間)を分割することである。したがって、図1ではトランジスタ11dのオン期間を分割することになるから、面積を分割することは、期間 (時間)を分割することと同義あるいは類似である。

以上のように、表示領域53を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割するほど動画表示性能は低下する。また、画像表示のフレームレートを低減することができ、低消費電力化を実現できる。たとえば、非点灯領域52を一括にした場合は、フレームレート45Hz以下になるとフリッカが発生する。しかし、非点灯領域52を6分割以上とした場合は、20Hz以下までフリッカが発生しない。

図17はゲート信号線17の電圧波形およびELの発光輝度を図示している。図17で明らかなように、ゲート信号線17bをVglにする期間(1F/N)を複数に分割(分割数K)している。つまり、Vglにする期間は1F/(K・N)の期間をK回実施する。1F/(K・N)の期間をK回実施することにより点灯期間53の総和は、1F/Nとなる。このように制御すれば、フリッカの発生を抑制でき、低フレームレートの画像表示を実現できる。

画像の分割数も可変できるように構成することが好ましい。たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは明るさ調整ボリウムを回すことにより、この変化を検出してKの値を変更してもよい。また、ユーザーが輝度を調整するように構成してもよい。表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。

また、画像データの状態により分割数を変更してもよい。画像データが動画の場合は、非点灯領域52を一括にすることにより動画ぼけが発生しなくなる。また、動画の場合は、たえず画像が変化するため、フレームレートを遅くしてもフリッカの発生はない。画像データが静止画の場合は、非点灯領域52を複数に分割にすることにより低フレームレートでもフリッカの発生がなくなる。つまり、画像データをリアルタイムで動画/静止画の判定をし、判定結果にもとづいて非表示領域52の分割数を制御することにより、低消費電力かつ動画ぼけの発生のない高画質表示を実現できる。

ゲート信号線17aにオン電圧(Vg1)が印加された状態からオフ電圧(Vgh)が印加された状態に変化するタイミングと、ゲート信号線17bにオフ電圧(Vgh)が印加された状態からオン電圧(Vg1)が印加された状態に変化するタイミングとが一致すると、画像の保持状態にバラツキが発生しやすくなる。これは、トランジスタ11b、11dの特性により、オフまたはオンとなるタイミングにずれが発生し、コンデンサ19にプログラムされた電圧が放電したり、リークしたりするためと思われる。

この課題に対応するため、図66に図示するように、書込み画素行 51の前後は、非表示領域53となるように駆動するのが好ましい。 書込み画素行の電流(電圧)プログラムを行ない、1水平走査期間の 経過後に前記画素行のゲート信号線17bにオン電圧を印加して、EL素子15に電流を流すように制御することが好ましい。また、各画素行を選択するゲート信号線17aにオフ電圧を印加した後、少なく とも、 3μ sec以上の時間を経過した後、各画素行のゲート信号線 17bにオン電圧を印加するように制御することが好ましい。EL素

子15に流す電流タイミングに制約がない場合は、図66に図示するように、書込み画素行51の前後の画素行が非表示領域52内となるように駆動することが好ましい。

図67は、以上の駆動方法を説明するための説明図である。図67 では、説明を容易にするため画素構成は図1で説明した画素構成を想 定している。

図67の(a)では、ゲート信号線17aにオン電圧(Vg1)を 印加する期間は1水平走査期間(1H)としている。ゲート信号線1 7aがオン電圧からオフ電圧を印加状態に変化するときは、ゲート信 号線17bはオフ電圧を印加された状態を維持している。ゲート信号 線17bには、図67の(a)に図示するようにA時間の経過後、オ ン電圧(Vg1)が印加される。A期間は1 μ sec以上とすること が好ましい。さらに好ましくは、A期間は3 μ sec以上とすること が好ましい。

図67の(a)のように、ゲート信号線17aにオン電圧が印加されている時は、ゲート信号線17bにはオフ電圧を印加した状態を維持し、ゲート信号線17aに印加された電圧がオン電圧からオフ電圧に変化し、図1の画素16のトランジスタ11b、11cが完全にオフ状態となった後、ゲート信号線17bにオン電圧を印加することにより、画素16にプログラムされる電流バラツキが少なくなり良好な画像表示が行われる。

図67の(b)では、ゲート信号線17aにオン電圧(Vg1)を 印加する期間は1水平走査期間(1H)より短い期間としている。ゲート信号線17aがオン電圧からオフ電圧を印加状態に変化するとき は、ゲート信号線17bはオフ電圧を印加された状態を維持している。

ゲート信号線 17 b には、図 67 の(b)に図示するようにC時間の経過後、オン電圧(Vg1)が印加される。C期間は 1μ s e c以上とすることが好ましい。さらに好ましくは、C期間は 3μ s e c以上とすることが好ましい。

図67の(b)のように、ゲート信号線17aにオン電圧が印加されている時は、ゲート信号線17bにはオフ電圧を印加した状態を維持し、ゲート信号線17aに印加された電圧がオン電圧からオフ電圧に変化し、図1の画素16のトランジスタ11b、11cが完全にオフ状態となった後、ゲート信号線17bにオン電圧を印加することにより、画素16にプログラムされる電流バラツキが少なくなり良好な画像表示が行われる。

図67の(c)では、ゲート信号線17aにオン電圧(Vgl)を 印加する期間は1水平走査期間(1H)としている。ゲート信号線1 7aがオン電圧からオフ電圧を印加状態に変化するときは、ゲート信 号線17bはオフ電圧を印加された状態を維持している。さらに、ゲート信号線17bには、ゲート信号線17aにオン電圧(Vgl)が 印加される期間の後1H期間にはオフ電圧が印加されている。

図67の(c)のように、ゲート信号線17aにオン電圧が印加されている時は、ゲート信号線17bにはオフ電圧を印加した状態を維持し、ゲート信号線17aに印加された電圧がオン電圧からオフ電圧に変化し、図1の画素16のトランジスタ11b、11cが完全にオフ状態となった後、ゲート信号線17bにオン電圧を印加することにより、画素16にプログラムされる電流バラツキが少なくなり良好な画像表示が行われる。

なお、以上の実施例は、図1などの画素構成を例示して説明したが

、図63、図64、図65などの画素構成においても適用できること は言うまでもない。

なお、図17などにおいて、ゲート信号線17bをVglにする期間(図1ではトランジスタ11dがオンする期間、1F/N)を複数に分割(分割数 K)し、Vglにする期間は1F/(K・N)の期間を K回実施するとしたがこれ限定するものではない。1F/(K・N)の期間を L($L \neq K$)回実施してもよい。つまり、本発明は、EL素子15に流す期間(時間)を制御することにより画像50を表示するものである。したがって、1F/(K・N)の期間を L($L \neq K$)回実施することは本発明の技術的思想に含まれる。また、分割する期間は等しくすることに限定されるものでもない。また、R、G、Bで Lの制御方法、Lの期間、Lの周期などを異ならせても良い。

Lの値を変化させることにより、画像 50の輝度をデジタル的に変更することができる。たとえば、L=2とL=3では50%の輝度(コントラスト)変化となる。Lの期間を順次、変化させることにより、画面 50 の明るさはLの期間に比例してリニアに調整することができる。明るさを調整しても階調数は維持される。なお、Lの期間は1水平走査期間(1 H)の整数倍に限定されるものではない。1 Hの 5 / 2、1 Hの 1 / 2 あるいは1 Hの 1 / 8 など、1 Hよりも短い期間で操作あるいは制御してもよいことは言うまでもない。

以上の実施例は、EL素子15に流れる電流を遮断し、また、EL素子に流れる電流を接続することにより、表示画面50をオンオフ(点灯、非点灯)するものであった。つまり、コンデンサ19に保持された電荷によりトランジスタ11aに複数回、略同一電流を流すものである。本発明はこれに限定するものではない。たとえば、コンデン

サ19に保持された電荷を充放電させることにより、表示画面50を オンオフ (点灯、非点灯) する方式でもよい (図32、図33、図5 3、図54などの実施例を参照のこと)。

図18は図16の画像表示状態を実現するための、ゲート信号線17に印加する電圧波形である。図18と図15の差異は、ゲート信号線17bの動作である(図1、図2、図64、図65ではトランジスタ11dの動作である、なお、図63ではスイッチ631の動作である。スイッチ631はゲート信号線17bで制御されているのではないが、業界の技術者であれば容易にスイッチ631のオンオフを制御できるので説明を省略する。)。ゲート信号線17bは画面を分割する個数に対応して、その個数分だけオンオフ(VglとVgh)動作する。他の点は図15と同一であるので説明を省略する。

EL表示装置では黒表示は完全に非点灯であるから、液晶表示パネルを間欠表示した場合のようにコントラスト低下もない。また、図1の構成においては、トランジスタ11dをオンオフ操作するだけで間欠表示を実現できる。また、図38、図51の構成においては、トランジスタ素子11eをオンオフ操作するだけで、間欠表示を実現することができる。このように1回以上の画素16の点灯および非点灯を実施しても同一の画像表示を再現できるのは、コンデンサ19に画像データがメモリ(アナログ値であるから階調数は無限大)しているからである。つまり、各画素16に、画像データは1Fの期間中は保持されている(次のフレームで画像データが書き換えられるまで保持されている)。保持されている画像データに相当する電流をEL素子15に流すか否かをトランジスタ11d、11eあるいはスイッチ631の制御により実現する。

123

以上の駆動方法は、電流駆動方式に限定されるものではなく、電圧 駆動方式にも適用できるものである。つまり、EL素子15に流す電 流が各画素内で保存している構成において、駆動用トランジスタ11 をEL素子15間の電流経路をオンオフすることにより、間欠駆動を 実現するものである。たとえば、図43のトランジスタ11d、図5 1のトランジスタ11eの制御により実現することができることは言 うまでもない。

電流あるいは電圧プログラムされたコンデンサ19の端子電圧を維持することは重要である。1フィールド(フレーム)期間でコンデンサ19の端子電圧が変化(充放電)すると、画面輝度が変化し、フレームレートが低下した時にちらつき(フリッカなど)が発生するからである。トランジスタ11aが1フレーム(1フィールド)期間でEL素子15に流す電流は、少なくとも65%以下に低下しないようにする必要がある。この65%とは、画素16に書き込み、EL素子15に流す電流の最初が100%とした時、次のフレーム(フィールド)で前記画素16に書き込む直前のEL素子15に流す電流が65%以上とすることである。以上の条件を満足するようにコンデンサ19の容量、保持トランジスタ11bのオフ特性を決定する。

図1などの画素構成では、間欠表示を実現する場合としない場合では、1画素を構成するトランジスタ11の個数に変化はない。つまり、トランジスタ11dを制御することのより、画素構成はそのままで、ソース信号線18の寄生容量の影響と除去し、良好な電流プログラムを実現している。その上、CRTに近い動画表示を実現しているのである。

また、ゲートドライバ回路12の動作クロックはソースドライバ回

124

路14の動作クロックに比較して十分に遅いため、回路のメインクロックが高くなるということはない(間欠動作する場合としない場合では同一のクロックで対応できる)。また、N、Kの値の変更も容易である。単に、トランジスタ11dなどのオンオフ制御で実現できるからである。

なお、画像表示方向(画像書き込み方向)は、1フィールド(1フレーム)目では画面の上から下方向とし、つぎの第2フィールド(フレーム)目では画面の下から上方向としてもよい。つまり、上から下方向と、下から上方向とを交互にくりかえす。以上のように走査方向を切り替えることにより、低フレームレートでもフリッカの発生は低減する。

さらに、1フィールド(1フレーム)目では画面の上から下方向とし、いったん、全画面を黒表示(非表示)とした後、つぎの第2フィールド(フレーム)目では画面の下から上方向としてもよい。また、全画面を黒表示(非表示)とし、次に画面の上から下方向に画像を書き換えてもよい。つまり、画像を書き換え、画像表示した後、全画面を黒表示にする。以上のように全画面を黒表示にすることにより、動画表示性能が向上する。

本発明の駆動方法の説明では、説明を容易にするため、画面の書き込み方法を画面の上から下あるいは下から上とする。しかし、本発明はこれに限定するものではない。画面の書き込み方向は絶えず、画面の上から下あるいは下から上と固定し、非表示領域52の動作方向を1フィールド(フレーム)目では画面の上から下方向とし、つぎの第2フィールド(フレーム)目では画面の下から上方向としてもよい。また、1フレームを3フィールドに分割し、第1のフィールドではR

、第2のフィールドではG、第3のフィールドではBとして、3フィールドで1フレームを形成するとしてもよい。また、1水平走査期間 (1H) ごとに、R、G、Bを切り替えて表示してもよい(図75から図82などを参照のこと)。以上の事項は他の本発明の実施例でも同様に適用されることは言うまでもない。

非表示領域52は完全に非点灯状態である必要はない。微弱な発光あるいは弱い画像表示があっても実用上は問題ない。つまり、非表示領域(非点灯領域)52とは画像表示領域53よりも表示輝度が低い領域と解釈するべきである。検討結果によれば、非表示領域52は、表示領域53の輝度の1/3以下の輝度に設定すれば、動画表示性能が低下することなく、良好な画像表示を実現できる。1/3以下の輝度は図1の画素構成などではトランジスタ11dのオン電圧Vg1を高くし、完全にオンしない状態を発生することにより実現できる。また、非表示領域52とは、R、G、B画像表示のうち、1色または2色のみが非表示状態という場合も含まれる。

表示領域53の輝度(明るさ)が所定値に維持される場合、表示領域53の面積が広くなるほど、画面50の輝度は高くなる。たとえば、表示領域53の輝度が100(nt)の場合、表示領域53が全画面50に占める割合が10%から20%にすれば、画面の輝度は2倍となる。したがって、全画面50に占める表示領域53の面積を変化させることにより、画面の表示輝度を変化することができる。本発明は、表示50の面積に対する表示領域52の大きさを制御することにより、画像表示を制御する方式である。

表示領域53の面積はシフトレジスタ61(図6を参照のこと)へのデータパルス(ST2)を制御することにより、任意に設定できる。

また、データパルスの入力タイミング、周期を変化させることにより、図16の表示状態と図13の表示状態とを切り替えることができる(なお、図13と図16では説明を容易にするため非表示領域52の面積を異ならせている。非表示領域52の面積を同一にすれば同一の輝度を実現できる(ただし、後に説明するソースドライバICに印加する基準電流が同一の場合))。1F周期でのデータパルス数を多くし、表示領域52を長くすれば、画面50は明るくなり、短くすれば、画面50は暗くなるまた、連続してデータパルスを印加すれば図13の表示状態となり、間欠にデータパルスを入力すれば図16の表示状態となる。したがって、シフトレジスタ61に印加するデータパルスを制御するだけで画像表示の輝度を容易に制御することができる。

図19の(a)は図13のように表示領域53が連続している場合の明るさ調整方式である。図19(a1)の画面50の表示輝度が最も明るい。図19(a2)の画面50の表示輝度が次に明るく、図19(a3)の画面50の表示輝度が最も暗い。図19(a1)から図19(a3)への変化(あるいはその逆)は、先にも記載したようにゲートドライバ回路12のシフトレジスタ回路61などの制御により、容易に実現できる。この際、図1のVdd電圧(アノード電圧など)は変化させる必要がない。また、ソースドライバ回路14が出力するプログラム電流あるいはプログラム電圧の大きさも変化させる必要がない。つまり、電源電圧を変化させず、また、映像信号を変化させずに表示画面50の輝度変化を実施できる。

また、図19(a1)から図19(a3)への変化の際、画面のガンマ特性は全く変化しない。したがって、画面50の輝度によらず、表示画像のコントラスト、階調特性が維持される。これは本発明の効

127

果のある特徴である。

従来の画面の輝度調整では、画面50の輝度が低い時は、階調性能が低下する。つまり、高輝度表示の時は64階調表示を実現できても、低輝度表示の時は、半分以下の階調数しか表示できない。これに比較して、本発明の駆動方法では、画面の表示輝度に依存せず、最高の64階調表示を実現できる。

図19の(b)は、図16で説明したように表示領域53が分散している場合の明るさ調整方式である。図19(b1)の画面50の表示輝度が最も明るい。図19(b2)の画面50の表示輝度が次に明るく、図19(b3)の画面50の表示輝度が最も暗い。図19(b1)から図19(b3)への変化(あるいはその逆)は、先にも記載したようにゲートドライバ回路12のシフトレジスタ回路61などの制御により、容易に実現できる。図19の(b)のように表示領域53を分散させれば、低フレームレートでもフリッカが発生しない。

さらに、低フレームレートでも、フリッカが発生しないようにするには、図19の(c)のように表示領域53を細かく分散させればよい。しかし、動画の表示性能は低下する。したがって、動画を表示するには、図19の(a)の駆動方法が適している。静止画を表示し、低消費電力化を要望する時は、図19の(c)の駆動方法が適している。図19の(a)から図19の(c)の駆動方法の切り替えも、シフトレジスタ61の制御により容易に実現できる。

図19は非表示領域52が等間隔で構成されているが、これに限定するものではない。画面50の1/2の面積が連続して表示領域53をし、残りの面積50が図19(c1)のように等間隔に表示領域53と非表示領域52が繰り返すように駆動してもよいことは言うまで

128

もない。

図20は本発明の駆動方法の他の実施例の説明である。図20は複数の画素行を同時に選択し、複数の画素行を駆動するプログラム電流でソース信号線18の寄生容量などを充放電し電流書き込み不足を大幅に改善する方式である。複数の画素行を同時に選択するため、1画素あたりの駆動する電流を減少させることができる。したがって、EL素子15に流れる電流を減少させることができる。ここで、説明を容易にするため、一例として、N=10とし、同時に選択される画素行Mを5として説明する(ソース信号線18に流すプログラム電流を10倍にする。同時に5画素行が選択されるから、1画素にはプログラム電流の1/5が流れる。)。

図20で説明する本発明は、画素行は同時にM画素行を選択する。 ソースドライバIC14からは所定電流のN倍電流をソース信号線1 8に印加する。各画素にはEL素子15に流す電流のN/M倍の電流 がプログラムされる。EL素子15を所定発光輝度とするために、E L素子15に流れる時間を1フレーム(1フィールド)のM/N時間 にする。このように駆動することにより、ソース信号線18の寄生容 量を十分に充放電でき、良好な解像度を所定の発光輝度を得ることが できる。

なお、本発明の駆動方法では理解を容易にするために、所定電流の N倍の電流をソース信号線に印加するとするが、これに限定するもの ではない。本発明はソースドライバ回路14から出力する信号(電流 または電圧)を、同時に選択した(タイミングがずれていてもよい) 画素に分割して印加することが特徴である。同時に選択し各ソース信 号線18に接続された画素16の駆動トランジスタ11a特性が同一

129

であれば、ソースドライバ回路14から出力される電流を選択した画素行Mで割った電流が、画素16にプログラムされる。

つまり、1フレーム(1フィールド)のM/Nの期間の間だけ、E L素子15に電流を流し、他の期間(1F(N-1) M/N)は電流 を流さない。この表示状態では1Fごとに画像データ表示、黒表示(非点灯)が繰り返し表示される。つまり、画像データ表示状態が時間 的に飛び飛び表示(間欠表示)状態となる。したがって、画像の輪郭 ぼけがなくなり良好な動画表示を実現できる。また、ソース信号線1 8にはN倍の電流で駆動するため、寄生容量の影響をうけず、高精細 表示パネルにも対応できる。

なお、以上の実施例では、理解を容易にするため、M画素行を同時に選択し、N倍の電流をソースドライバ回路14から出力するとした。しかし、本発明はこれに限定するものではない。M画素行を同時に選択し、1倍の電流をソースドライバ回路14から出力してもよい。この場合は、表示画面50の輝度が低くなるだけで、本発明を実施している。もちろん、ソースドライバ回路14から2倍あるいは、2.5倍あるいは5.25倍など大きい電流を出力すれば、画面50の輝度を高くすることができる。

また、以上の実施例では、理解を容易にするため、M画素行を同時に選択し、各画素16はM/Nの期間だけ点灯するとしたが、本発明はこれに限定するものではない。M画素行を同時に選択し、M/10倍の電流、M/5倍の電流、M/2.5倍の電流をソースドライバ回路14から出力してもよい。つまり、Nに依存せず、表示期間を自由に設定することができる。表示期間を長くすれば、画面50の輝度は高くなり、表示期間を短くすれば画面50の輝度は低くなる。つまり

、M画素行を同時に選択する本発明においても、表示期間を制御することにより、画面 5 0 の輝度を容易に制御あるいは調整することができる。

図21は、図20の駆動方法を実現するための駆動波形の説明図である。ゲート信号線17の電圧波形は、オフ電圧をVgh(Hレベル)とし、オン電圧をVgl(Lレベル)としている。各信号線の添え字は画素行の番号((1)(2)(3)など)を記載している。なお、行数はQCIF表示パネルの場合は220本であり、VGAパネルでは480本である。

図21において、ゲート信号線17a(1)が選択され(画素行(1)のゲート信号線17aにVg1電圧が印加される)、選択された画素行のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる(図1の場合)。ここでは説明を容易にするため、まず、図20における書き込み画素行51aが画素行(1)番目であるとして説明する。

また、ソース信号線18に流れるプログラム電流は所定値のN倍(説明を容易にするため、N=10として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。画像データにより各画素16にプログラムされる電流値は異なる)である。また、5 画素行が同時に選択(M=5)として説明をする。したがって、理想的には1つの画素のコンデンサ19には2倍(N/M=10/5=2)に電流がトランジスタ11aに流れるようにプログラムされる。

書き込み画素行が(1)画素行目である時、図21で図示したよう に、画素行(1)(2)(3)(4)(5)のゲート信号線17aが

131

選択されている。つまり、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11b、トランジスタ11cがオン状態である。また、画素行(1)(2)(3)(4)(5)の駆動トランジスタ11aにプログラム電流が流れている。また、図21で明らかなように、5 H番目の時、画素行(1)(2)(3)(4)(5)のゲート信号線17aにオン電圧が印加され、(1)(2)(3)(4)(5)のゲート信号線17bにはオフ電圧が印加されている。したがって、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。

なお、説明を容易にするため、ゲート信号線17aに選択電圧が印加された画素行(上記説明では画素行(1)(2)(3)(4)(5)が該当する)において、ゲート信号線17bにはオフ電圧を印加して、画素行のトランジスタ11dをオフ状態にする(画素行(1)(2)(3)(4)(5)が該当する)とした。しかし、図20で図示しているように、選択された画素行以外の画素行のトランジスタ11dをオフしてもよいことは言うまでもない。図20では、書込み画素行51を含む広い範囲でトランジスタ11dをオフにして、非表示領域52をしている。非表示領域52は図19などで説明したように分散させたり、一括したりすればよいことは言うまでもない。

本発明は、図1、図2などの画素構成において、少なくとも電流プログラムを行っている画素行では、最終的にプログラム電流を画素に保持するときには、EL素子15の電流経路を遮断する点が重要である。しかし、図38のカレントミラーの画素構成にあっては、前述の事項も非制約事項である。

本発明は、画像データを書き込むために、同時に選択した(ゲート信号線17aにオン電圧を印加した)画素行のうち、1画素行もしくはすべての画素行を非表示状態にすることが重要な事項である。1画素行以上を表示状態にすると表示画像の解像度が低下するからである。

理想的には、5画素のトランジスタ11aが、それぞれ $I w \times 2$ の電流をソース信号線18に流す(つまり、ソース信号線18には $I w \times 2 \times N = I w \times 2 \times 5 = I w \times 10$ 。したがって、本発明のN倍パルス駆動を実施しない場合が所定電流I wとすると、I wの10倍の電流がソース信号線18に流れる)。

以上の動作(駆動方法)により、各画素行(1)(2)(3)(4)(5)のコンデンサ19には、2倍のプログラム電流がプログラム される。ここでは、理解を容易にするため、各トランジスタ11aは 特性(Vt、S値)が一致しているとして説明をする。

である)には、後に正規の画像データが書き込まれるので問題がない。したがって、4画素行51bにおいて、1H期間の間は51aと同一表示である。そのため、書き込み画素行51aと電流を増加させるために選択した画素行51bとを少なくとも非表示状態52とするのである(図20の(b)を参照のこと)。ただし、図38のようなカレントミラーの画素構成、その他の電圧プログラム方式の画素構成では51aも表示状態としてもよいことは言うまでもない。

1 H後には、ゲート信号線17a(1)は非選択となり(図21の、ゲート信号線17bにはオン電圧(Vg1)が印加される。図21の6 H番目のゲート信号線波形を参照のこと。また、同時に、ゲート信号線17a(6)が選択され(Vg1電圧が印加される)、選択された画素行(6)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することのより、画素行(1)には正規の画像データが保持される。つまり、画素行(1)のプログラム電流が確定し、画素行(6)にプログラム電流が流れる。

次の、1 H後には、ゲート信号線17a(2)は非選択となり、画素行(2)のゲート信号線17bにはオン電圧(Vg1)が印加される(図21の7H番目を参照のこと)。また、同時に、ゲート信号線17a(7)が選択され(Vg1電圧が印加される)、選択された画素行(7)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することのより、画素行(2)には正規の画像データが保持される。以上の動作を1画素行ずつシフトしながら走査することにより1画面50が書き換えられる。

図20の駆動方法では、各画素には2倍の電流(電圧)でプログラムを行うため、各画素のEL素子15の発光輝度は理想的には2倍となる(ただし、2倍というのは一実施例である)。したがって、表示画面の輝度は所定値よりも2倍となる。これを所定の輝度とするためには、図16に図示するように、書き込み画素行51を含み、かつ画面50の1/2の範囲を非表示領域52とすればよい。

図13と同様に、図20のように1つの表示領域53が、画面の上から下方向に移動する場合は、フレームレートが低いと、表示領域53が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。この課題に対しては、図22に図示するように、表示領域53を複数に分割(分割数K)するとよい。

図23はゲート信号線17に印加する電圧波形である。図21と図23との差異は、基本的にはゲート信号線17bの動作である。ゲート信号線17bは画面を分割する個数に対応して、その個数分だけオンオフ(Vg1とVgh)動作する。他の点は図21とほぼ同一あるいは類推できるので説明を省略する。

以上のように、表示領域 5 3 を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割すればするほどフリッカは軽減する。特にEL素子 1 5 の応答性は速いため、5 μ secよりも小さい時間でオンオフしても、表示輝度の低下はない。

本発明の駆動方法において、EL素子15のオンオフは、ゲート信 号線17bに印加する信号のオンオフで制御できる。そのため、クロ ック周波数はKHzオーダーの低周波数で制御が可能である。また、 黒画面挿入(非表示領域 5 2 挿入)を実現するのには、画像メモリな どを必要としない。したがって、低コストで本発明の駆動回路あるい は方法を実現できる。

図24は同時に選択する画素行が2画素行の場合である。検討した結果によると、低温ポリシリコン技術で形成した表示パネルでは、2 画素行を同時に選択する方法では実用上問題ない画像表示を得ることができた。これは、隣接した画素の駆動用トランジスタ11aの特性が極めて一致しているためと推定される。また、レーザーアニールする際に、ストライプ状のレーザーの照射方向はソース信号線18と平行に照射することで良好な結果が得られた(図7およびその説明を参照のこと)。

これは同一時間にアニールされる範囲の半導体膜は特性が均一であるためである。つまり、ストライプ状のレーザー照射範囲内では半導体膜が均一に作製され、この半導体膜を利用したトランジスタのVt、モビリティ、S値がほぼ等しくなるためである。したがって、ソース信号線18の形成方向に平行にストライプ状のレーザーショットを照射し、この照射位置を移動させることにより(図7を参照のこと)、ソース信号線18に沿った画素(画素列、画面の上下方向の画素)の特性は、ほぼ等しく作製される。したがって、複数の画素行を同時にオンさせて電流プログラムを行った時、プログラム電流は、同時に選択されて複数の画素にはプログラム電流を選択された画素数で割った電流が、ほぼ同一に電流プログラムされる。したがって、目標値に近い電流プログラムを実施でき、均一表示を実現できる。したがって、レーザーショット方向で作製したアレイ基板71を用い、図24な

どで説明する駆動方式を実施することのより良好な画像表示を実現できる。

以上のように、レーザーショットの方向をソース信号線18の形成 方向と略一致させることにより、画素の上下方向に形成されたトラン ジスタ11aの特性がほぼ同一になる。したがって、目標電圧を画素 に精度よくプログラムできるため、良好な画像表示を実現できる(画 素の左右方向のトランジスタ11aの特性が一致していなくとも)。 以上の動作は、1H(1水平走査期間)に同期して、1画素行あるい は複数画素行ずつ選択画素行位置をずらせて実施する。

なお、本発明は、レーザーショットの方向をソース信号線18と平行にするとしたが、必ずしも平行でなくともよい。ソース信号線18に対して斜め方向にレーザーショットを照射しても1つのソース信号線18に沿った画素の上下方向のトランジスタ11aの特性はほぼ一致して形成されるからある。したがって、ソース信号線に平行にレーザーショットを照射するとは、ソース信号線18の沿った任意の画素の上または下に隣接した画素を、1つのレーザー照射範囲に入るように形成するということである。また、ソース信号線18とは一般的には、映像信号となるプログラム電流あるいは電圧を伝達する配線である。

なお、本発明の実施例では1Hごとに、書き込み画素行位置をシフトさせるとしたが、これに限定するものではなく、2Hごとにシフトしてもよく、また、それ以上の画素行ずつシフトさせてもよい。また、任意の時間単位でシフトしてもよい。また、画面位置に応じて、シフトする時間を変化させてもよい。たとえば、画面の中央部でのシフト時間を短くし、画面の上下部でシフト時間を長くしてもよい。また

、フレームごとにシフト時間を変化させてもよい。

また、連続した複数画素行を選択することに限定するものではない。例えば、1 画素行へだてた画素行を選択してもよい。つまり、第1番目の水平走査期間に第1番目の画素行と第3番目の画素行を選択し、第2番目の水平走査期間に第2番目の画素行と第4番目の画素行を選択し、第3番目の水平走査期間に第3番目の画素行と第5番目の画素行と第6番目の画素行を選択する駆動方法である。もちろん、第1番目の水平走査期間に第1番目の画素行と第3番目の画素行と第5番目の画素行を選択するという駆動方法も技術的範疇である。もちろん、複数画素行へだてた画素行位置を選択してもより。

なお、以上のレーザーショット方向と、複数本の画素行を同時に選択するという組み合わせは、図1、図2、図32、図63、図64、図65などの画素構成のみに限定されるものではなく、カレントミラーの画素構成である図38、図42、図50などの他の電流駆動方式の画素構成にも適用できることはいうまでもない。また、図43、図51、図54、図62などの電圧駆動の画素構成にも適用できる。つまり、画素上下のトランジスタの特性が一致しておれば、同一のソース信号線18に印加した電圧値により良好に電圧プログラムを実施できるからである。

図21は5画素行を同時に選択する本発明の駆動方法であった。図24、図25は2画素行を同時に選択する駆動方法の実施例である。図24において、書き込み画素行が(1)画素行目である時、ゲート信号線17aは(1)(2)が選択されている(図25を参照のこと)。つまり、画素行(1)(2)のスイッチングトランジスタ11b

、トランジスタ11cがオン状態である。また、各画素行のゲート信号線17aにオン電圧が印加されている時、ゲート信号線17bにはオフ電圧が印加される。

したがって、1 Hおよび2 H番目の期間では、画素行(1)(2)のスイッチングトランジスタ11 dがオフ状態であり、対応する画素行のE L素子15には電流が流れていない。つまり、非点灯状態52である。なお、図24では、フリッカの発生を低減するため、表示領域53を5分割している。

理想的には、2画素(行)のトランジスタ11aが、それぞれがIw×5 (N=10の場合。つまり、K=2であるから、ソース信号線18に流れる電流はIw×K×5=Iw×10となる)の電流をソース信号線18に流す。そして、各画素16のコンデンサ19には、5倍の電流がプログラムされ、保持される。

同時に選択する画素行が2画素行(K=2)であるから、2つの駆動用トランジスタ11aが動作する。つまり、1画素あたり、10/2=5倍の電流がトランジスタ11aに流れる。ソース信号線18には、2つのトランジスタ11aのプログラム電流を加えた電流が流れる。

たとえば、書き込み画素行 51aに、本来、書き込む電流 I d とし、ソース信号線 18 には、I w × 10 の電流を流す。書き込み画素行 51b は後に正規の画像データが書き込まれるので問題がない。画素行 51b は、1 H期間の間は 51a と同一表示である。そのため、書き込み画素行 51a と電流を増加させるために選択した画素行 51b とを少なくとも非表示状態 52 とするのである。

次の、1H後には、ゲート信号線17a(1)は非選択となり、ゲ

ート信号線17bにはオン電圧(Vgl)が印加される。また、同時に、ゲート信号線17a(3)が選択され(Vgl電圧)、選択された画素行(3)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することのより、画素行(1)には正規の画像データが保持される。

次の、1日後には、ゲート信号線17a(2)は非選択となり、ゲート信号線17bにはオン電圧(Vgl)が印加される。また、同時に、ゲート信号線17a(4)が選択され(Vgl電圧)、選択された画素行(4)のトランジスタ11aからソースドライバ14に向かってソース信号線18にプログラム電流が流れる。このように動作することのより、画素行(2)には正規の画像データが保持される。以上の動作と1画素行ずつシフト(もちろん、複数画素行ずつシフトしてもよい。たとえば、擬似インターレース駆動であれば、2行ずつシフトするであろう。また、画像表示の観点から、複数の画素行に同一画像を書き込む場合もあるであろう)しながら走査することにより1画面が書き換えられる。

図16と同様であるが、図24の駆動方法では、各画素には5倍の電流(電圧)でプログラムを行うため、各画素のEL素子15の発光輝度は理想的には5倍となる。したがって、表示領域53の輝度は所定値よりも5倍となる。これを所定の輝度とするためには、図16などに図示するように、書き込み画素行51を含み、かつ表示画面1の1/5の範囲を非表示領域52とすればよい。

図27に図示するように、2本の書き込み画素行51(51a、5 1b)が選択され、画面50の上辺から下辺に順次選択されていく(図26も参照のこと。図26では画素行16aと16bが選択されて

いる)。しかし、図27の(b)のように、画面の下辺までくると書き込み画素行51aは存在するが、51bはなくなる。つまり、選択する画素行が1本しかなくなる。そのため、ソース信号線18に印加された電流は、すべて画素行51aに書き込まれる。したがって、画素行51aに比較して、2倍の電流が画素にプログラムされてしまう。

この課題に対して、本発明は、図27の(b)に図示するように画面50の下辺にダミー画素行281を形成(配置)している。したがって、選択画素行が画面50の下辺まで選択された場合は、画面50の最終画素行とダミー画素行281が選択される。そのため、図27の(b)の書き込み画素行には、規定どおりの電流が書き込まれる。なお、ダミー画素行281は表示領域50の上端あるいは下端に隣接して形成したように図示したが、これに限定するものではない。表示領域50から離れた位置に形成されていてもよい。また、ダミー画素行281は、図1のスイッチングトランジスタ11d、EL素子15などは形成する必要はない。形成しないことにより、ダミー画素行281のサイズは小さくなるからパネルの額縁を短くすることができる。

図28は図27の(b)の状態を示している。図28で明らかのように、選択画素行が画面50の下辺の画素16c行まで選択された場合は、画面50の最終画素行281が選択される。ダミー画素行281は表示領域50外に配置する。つまり、ダミー画素行281は点灯しない、あるいは点灯させない、もしくは点灯しても表示として見えないように構成する。たとえば、画素電極とトランジスタ11とのコンタクトホールをなくすとか、ダミー画素行にはEL素子15を形成しないとかである。図28のダミー画素行281はEL素子15、トランジスタ11d、ゲート信号線17bを図示しているが、駆動方法

WO 03/091978

の実施には不必要である。実際に開発した本発明の表示パネルでは、 ダミー画素行281にはEL素子15、トランジスタ11d、ゲート 信号線17bを形成していない。ただし、画素電極を形成することが 好ましい。画素内の寄生容量が他の画素16と同一にならず、保持さ れるプログラム電流に差異が発生する場合があるからである。

図27では、画面50の下辺にダミー画素(行)281を設ける(形成する、配置する)としたが、これに限定するものではない。たとえば、図29の(a)に図示するように、画面の下辺から上辺に走査する。上下逆転走査する場合は、図29の(b)に図示するように画面50の上辺にもダミー画素行281を形成すべきである。つまり、画面50の上辺を下辺のそれぞれにダミー画素行281を形成(配置)する。以上のように構成することにより、画面の上下反転走査にも対応できるようになる。

以上の実施例は、2画素行を同時選択する場合であった。本発明はこれに限定するものではなく、たとえば、5画素行を同時選択する方式 (図23を参照のこと)でもよい。つまり、5画素行同時駆動の場合は、ダミー画素行281は4行分形成すればよい。図134にその実施例の説明図を記載している。図134は画面50の下部の構成を説明するための説明図である。5画素行同時書込みの実施例である。ダミー画素行281が4画素行分形成または配置されている。ダミー画素行281には巨上素子15などは形成されていない。したがって、ダミー画素行281には画素トランジスタ(トランジスタ11a、11b、11c)、コンデンサ19などプログラム電流を流す構成要素のみが形成されている。もちろん、ゲート信号線17b、EL素子15などを形成してもよいことは言うまでもない。

以上のことから、ダミー画素行281数は、同時に選択する画素行数M-1の画素行を形成すればよい。たとえば、同時に選択する画素行が5 画素行であれば、5-1=4 画素行である。同時に選択する画素行が10 画素行であれば、10-1=9 画素行である。

図135はダミー画素行281を形成する場合において、ダミー画素行の配置位置の説明図である。基本的に、表示パネルは上下反転駆動するとして、ダミー画素行281を画面50の上下に配置している。

図135の(a)は2画素行(M=2)同時選択駆動を実施する場合のダミー画素行281の形成位置である。図135の(b)は3画素行(M=3)同時選択駆動を実施する場合のダミー画素行281の形成位置である。図135の(c)は4画素行(M=4)同時選択駆動を実施する場合のダミー画素行281の形成位置である。図135の(d)は5画素行(M=5)同時選択駆動を実施する場合のダミー画素行281を4画素行分形成すれば、同時選択駆動は2画素行同時選択駆動から5画素行同時選択駆動まで実施できる。

以上の実施例は、1 画素行ごとに異なる画像データを保持する駆動方法の実施例である。2 画素行に同一の画像データを保持する場合は、画素行は、2 倍必要になることは言うまでない。つまり、2 画素行ごとに順次走査する場合は、2 倍のダミー画素行数が必要となる。つまり、ダミー画素行は、(同時に選択する画素行数M-1)×同一画像を書き込む画素行数が必要になる。

以上の実施例は、隣接した画素行を同時に選択する駆動方法であった。しかし、本発明の駆動方式は、これに限定するものではない。図 136、図137は本発明の他の駆動方法(駆動方式)の実施例であ る。図136の駆動方法は、2画素行同時選択の実施例である。図1 36では、ダミー画素行281は図135と同様に画面50の下辺に 形成している。

2 画素行を同時に選択する駆動方法では、下辺に形成したダミー画素行281を必ず選択する。つまり、ダミー画素行281を選択する ダミー画素行281のトランジスタ11b、11cは絶えずオン状態である。

図136の(a)は画面50の上部を走査している(電流プログラム行っている)時の状態である。図136の(b)は画面50の中央部を走査している(電流プログラム行っている)時の状態である。図136の(c)は画面50の下部を走査している(電流プログラム行っている)時の状態である。いずれの場合も、ダミー画素行281を同時に選択している。したがって、ダミー画素行281と電流プログラムを行っている画素行の2画素行を同時に選択し、画像を書き込む。

図136の駆動方法では、表示領域50の画素行を順次選択し、同時に固定された位置のダミー画素行281を選択する。そして、ダミー画素行281と選択した画素行からの電流をソースドライバIC(回路)14に供給する(図137を参照のこと)。図137の(a)がある時点の駆動状態であれば、図137の(b)はその1水平走査期間後の状態である。

なお、図136において、ダミー画素行281は、順次選択する画素行51と同一の電流をソース信号線18に流す。しかし、本発明はこれに限定するものではない。ダミー画素行281が順次選択する画素行51の1倍以上流すように構成してもよい。たとえば、2倍とか、3.5倍にしてもよい。

ダミー画素行281がソース信号線18に流す電流の倍数を設定するのには、ダミー画素行281の駆動トランジスタ11aのW(チャンネル幅)、L(チャンネル長)を設計により形成すればよい。Wを大きくするとソース信号線18に流す駆動電流は大きくなり、Wを小さくするとソース信号線18に流す駆動電流は小さくなる。したがって、表示領域50の画素16の駆動トランジスタ11aのW/Lよりも、ダミー画素行281の駆動トランジスタ11aのW/Lの方が大きくすれば、ダミー画素行281の方が、表示領域50の駆動電流が大きくすることができる。なお、ダミー画素行281の駆動電流を大きくする方が好ましいことは言うまでもない。

なお、図136は電流プログラムする画素行は1画素行ずつ選択する駆動方法であったが、本発明はこれに限定されるものではない。たとえば、図24に図示するように複数画素行を同時に選択してもよい。

図136の構成では、ダミー画素行281を絶えず選択するため、 ダミー画素行281のバラツキを少なくすることにより、均一な画像 表示を実現できる。なお、画像の走査方向を反転させる場合は、図1 36において、ダミー画素行281を画面50の上辺にも形成するこ とが好ましい。

以上の実施例は、フィールドあるいはフレームでは走査する画素行の開始位置が同一の場合の実施例である。NTSCなどは、インターレース駆動を実施している。インターレース駆動では、1フレームは2フィールドで構成され、第1フィールドでは、奇数画素行が走査され、第2フィールドでは偶数画素行が走査される。

図133の実施例は、図133の(a)は第1フィールドの駆動方法を図示しており、図133の(b)は第2フィールドの駆動方法を

図示している。駆動方法は、図24で説明した2画素行同時選択駆動 を実施する。

第1フィールドでは第1画素行から2画素行を同時に選択し、順次 画素行の選択位置をずらしていく。このことは、図24などで説明を したのと同様であるから詳細な説明は不要であろう。

第2フィールドでは第2画素行から2画素行を同時に選択し、順次 画素行の選択位置をずらしていく。1画素行をずらせた2画素行目から走査することがポイントである。インターレース駆動では、第1フィールドでは、奇数画素行が走査され、第2フィールドでは偶数画素行が走査されるからである。つまり、第1フィールドと第2フィールドでは走査開始位置を変化させる。なお、図134などで説明したダミー画素行281を形成してもよいことは言うまでもない。

本発明は、複数画素行同時選択駆動を実施することの限定されるものではない。たとえば、画素行への書込み速度を2倍速にしてもよい。つまり、選択する画素行は1画素行とし、1画素行のみを順次選択して画像を書き換える(図13を参照のこと)。かつ、隣接する画素行には、同一の画像データを書き込む。たとえば、第1フィールドでは、画素行1番目と画素行2番目には同一画像を書き込む。同様に、画素行3番目と画素行4番目には同一画像を書き込み、画素行5番目と画素行6番目には同一画像を書き込み、画素行5番目と画素行6番目には同一画像を書き込む。以上の動作を画素行479番目と画素行480番目まで行い、第1フィールドで画像を書き換える。

第2フィールドでは、画素行2番目と画素行3番目には同一画像を書き込む。同様に、画素行4番目と画素行5番目には同一画像を書き込み、画素行6と画素行7には同一画像を書き込む。以上の動作を画素行478番目と画素行479番目もしくは、画素行480番目と画

素行481番目まで行い、第2フィールドで画像を書き換える。

また、2画素行を同時に選択する複数画素行同時選択駆動に限定されるものではない。たとえば、第1フィールドでは、奇数画素行(1、3、5、7、9、・・・・・・479)を走査し、次の第2フィールドでは、偶数画素行(2、4、6、8、10、・・・・・・480)を走査する駆動方式を実施してもよいことは言うまでもない。第1フィールドでの偶数画素行は非点灯表示としてもよいし、図24に図示するように順次、非点灯領域52として走査してもよい。また、第2フィールドでの奇数画素行は非点灯表示としてもよいし、図24に図示するように順次、非点灯領域52として走査してもよい。

また、図15、図21などは水平同期信号に同期して1画素行ずつ 選択する画素行を1画素行ずつ移動させる方法であった。しかし、本 発明はこれに限定するものではなく、2画素以上の複数画素行ずつ選 択する画素行を移動させてもよいことは言うまでもない。

本発明のダミー画素行構成あるいはダミー画素行駆動は、少なくとも1つ以上のダミー画素行を用いる方式である。もちろん、ダミー画素行駆動方法とN倍パルス駆動とを組み合わせて用いることが好ましい。

以下、さらに詳しく、本発明のインターレース駆動について説明をする。図127はインターレース駆動を行う本発明の表示パネルの構成である。図127において、奇数画素行のゲート信号線17aはゲートドライバ回路12a1に接続されている。偶数画素行のゲート信号線17aはゲートドライバ回路12a2に接続されている。一方、奇数画素行のゲート信号線17bはゲートドライバ回路12b1に接続されている。偶数画素行のゲート信号線17bはゲートドライバ回

路12b2に接続されている。

したがって、ゲートドライバ回路12a1の動作(制御)により奇数画素行の画像データが順次書き換えられる。奇数画素行は、ゲートドライバ回路12b1の動作(制御)によりEL素子の点灯、非点灯制御が行われる。また、ゲートドライバ回路12a2の動作(制御)により偶数画素行の画像データが順次書き換えられる。また、偶数画素行は、ゲートドライバ回路12b2の動作(制御)によりEL素子の点灯、非点灯制御が行われる。

図128の(a)は、第1フィールドでの表示パネルの動作状態である。図128の(b)は、第2フィールドでの表示パネルの動作状態である。図128において、斜線を記入したゲートドライバ12はデータの走査動作がしていないことを示している。つまり、図128の(a)の第1フィールドでは、プログラム電流の書込み制御としてゲートドライバ回路12a1が動作し、EL素子15の点灯制御としてゲートドライバ回路12b2が動作する。図128の(b)の第2フィールドでは、プログラム電流の書込み制御としてゲートドライバ回路12a2が動作し、EL素子15の点灯制御としてゲートドライバ回路12b1が動作する。以上の動作が、フレーム内で繰り返される。

図129が第1フィールドでの画像表示状態である。図129の(a)が書込み画素行(電流(電圧)プログラムを行っている奇数画素行位置を図示している。図129 (a1) \rightarrow (a2) \rightarrow (a3) と書込み画素行位置が順次シフトされる。第1フィールドでは、奇数画素行が順次書き換えられる(偶数画素行の画像データは保持されている)。図129の(b)が奇数画素行の表示状態を図示している。なお

、図129の(b)は奇数画素行のみを図示している。偶数画素行は図129の(c)に図示している。図129の(b)でも明らかなように、奇数画素行に対応する画素のEL素子15は非点灯状態である。一方、偶数画素行は、図129の(c)に図示しているように表示領域53と非表示領域52を走査する(N倍パルス駆動)。

図130が第2フィールドでの画像表示状態である。図130の(a)が書込み画素行(電流(電圧)プログラムを行っている奇数画素行位置を図示している。図130(a1)→(a2)→(a3)と書込み画素行位置が順次シフトされる。第2フィールドでは、偶数画素行が順次書き換えられる(奇数画素行の画像データは保持されている)。図130の(b)が奇数画素行の表示状態を図示している。なお、図130の(b)が奇数画素行のみを図示している。偶数画素行は図130の(c)に図示している。図130の(b)でも明らかなように、偶数画素行に対応する画素のEL素子15は非点灯状態である。一方、奇数画素行は、図130の(c)に図示しているように表示領域53と非表示領域52を走査する(N倍パルス駆動)。

以上のように駆動することにより、インターレース駆動をEL表示パネルで容易に実現することができる。また、N倍パルス駆動を実施することにより書込み不足も発生せず、動画ボケも発生することがない。また、電流(電圧)プログラムの制御と、EL素子15の点灯制御も容易であり、回路も容易に実現できる。

なお、本発明の駆動方式は、図129、図130の駆動方式に限定 されるものではない。たとえば、図131の駆動方式も例示される。 図129、図130は、電流(電圧)プログラムを行っている奇数画 素行または偶数画素行は非表示領域52(非点灯、黒表示)とするも

のであった。図131の実施例は、EL素子15の点灯制御を行うゲートドライバ回路12b1、12b2の両方を同期させて動作させるものである。ただし、電流(電圧)プログラムを行っている画素行51は非表示領域となるように制御することはいうまでもない(図38のカレントミラー画素構成ではその必要はない)。図131では、奇数画素行と偶数画素行の点灯制御が同一であるので、ゲートドライバ回路12b1と12b2の2つと設ける必要はない。ゲートドライバ回路12bを1つで点灯制御することができる。

図131は、奇数画素行と偶数画素行の点灯制御を同一にする駆動 方法であった。しかし、本発明はこれに限定するものではない。図1 32は、奇数画素行と偶数画素行の点灯制御を異ならせた実施例であ る。とくに、図132は奇数画素行の点灯状態(表示領域53、非表 示領域52)の逆パターンを偶数画素行の点灯状態にした例である。 したがって、表示領域53の面積と非表示領域52の面積とは同一に なるようにしている。もちろん、表示領域53の面積と非表示領域5 2の面積とは同一になることに限定されるものではない。

以上の実施例は、1画素行ずつ電流(電圧)プログラムを実施する 駆動方法であった。しかし、本発明の駆動方法はこれに限定されるも のではなく、図133に図示するように2画素(複数画素)を同時に 電流(電圧)プログラム行っても良いことは言うまでもない。また、 図130、図129において、奇数画素行あるいは偶数画素行ですべ ての画素行が非点灯状態にすることに限定されるものではなく、図6 6などのように駆動してもよいことは言うまでもない。

複数本の画素行を同時に選択する駆動方法では、同時に選択する画素行数が増加するほど、トランジスタ11aの特性バラツキを吸収す

ることが困難になる。しかし、選択本数が低下すると、1画素にプログラムする電流が大きくなり、EL素子15に大きな電流を流すことになる。EL素子15に流す電流が大きいとEL素子15が劣化しやすくなる。

図30はこの課題を解決するものである。図30の基本概念は、1/2H(水平走査期間の1/2)は、図22、図29で説明したように、複数の画素行を同時に選択する方法である。その後の1/2H(水平走査期間の1/2)は図5、図13などで説明したように、1画素行を選択する方法を組み合わせたものである。このようにくみあわせることにより、トランジスタ11aの特性バラツキを吸収しより、高速にかつ面内均一性を良好にすることができる。

図30において、説明を容易にするため、第1の期間では5画素行を同時に選択し、第2の期間では1画素行を選択するとして説明をする。まず、第1の期間(前半の1/2H)では、図30(a1)に図示するように、5画素行を同時に選択する。この動作は図22を用いて説明したので省略する。一例としてソース信号線18に流す電流は所定値の25倍とする。したがって、各画素16のトランジスタ11a(図1の画素構成の場合)には5倍の電流(25/5画素行=5)がプログラムされる。25倍の電流であるから、ソース信号線18などに発生する寄生容量は極めて短期間に充放電される。したがって、ソース信号線18の電位は、短時間で目標の電位となり、各画素16のコンデンサ19の端子電圧も5倍電流を流すようにプログラムされる。この25倍電流の印加時間は前半の1/2H(1水平走査期間の1/2)とする。

当然のことながら、書き込み画素行の5画素行は同一画像データが

書き込まれるから、表示しないように 5 画素行のトランジスタ 1 1 d はオフ状態とされる。したがって、表示状態は図 3 0 (a 2) となる。

. 次の後半の1/2H期間は、1画素行を選択し、電流(電圧)プログラムを行う。この状態を図30(b1)に図示している。書き込み画素行51aは先と同様に5倍の電流を流すように電流(電圧)プログラムされる。図30(a1)と図30(b1)とで各画素に流す電流を同一にするのは、プログラムされたコンデンサ19の端子電圧の変化を小さくして、より高速に目標の電流を流せるようにするためである。

つまり、図30(a1)で、複数の画素に電流を流し、高速に概略の電流が流れる値まで近づける。この第1の段階では、複数のトランジスタ11aでプログラムしているため、目標値に対してトランジスタのバラツキによる誤差が発生している。次の第2の段階で、データを書き込みかつ保持する画素行のみを選択して、概略の目標値から、所定の目標値まで完全なプログラムを行うのである。

なお、非点灯領域52を画面の上から下方向に走査し、また、書き 込み画素行51aも画面の上から下方向に走査することは図13など の実施例と同様であるので説明を省略する。

図31は図30の駆動方法を実現するための駆動波形である。図3 1でわかるように、1H(1水平走査期間)は2つのフェーズで構成 されている。この2つのフェーズはISEL信号で切り替える。IS EL信号は図31に図示している。

まず、ISEL信号について説明をしておく。図30を実施するドライバ回路14は、電流出力回路Aと電流出力回路Bとを具備している。それぞれの電流出力回路は、8ビットの階調データをDA変換す

るDA回路とオペアンプなどから構成される。図30の実施例では、電流出力回路Aは25倍の電流を出力するように構成されている。一方、電流出力回路Bは5倍の電流を出力するように構成されている。電流出力回路Aと電流出力回路Bの出力はISEL信号により電流出力部に形成(配置)されたスイッチ回路が制御され、ソース信号線18に印加される。この電流出力回路は各ソース信号線に配置されている。

ISEL信号は、Lレベルの時、25倍電流を出力する電流出力回路Aが選択されてソース信号線18からの電流をソースドライバIC14が吸収する(より適切には、ソースドライバ回路14内に形成された電流出力回路Aが吸収する)。25倍、5倍などの電流出力回路電流の大きさ調整は容易である。複数の抵抗とアナログスイッチで容易に構成できるからである。

図30に示すように書き込み画素行が(1)画素行目である時(図30の1日の欄を参照)、ゲート信号線17aは(1)(2)(3)(4)(5)が選択されている(図1の画素構成の場合)。つまり、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11b、トランジスタ11cがオン状態である。また、ISELがLレベルであるから、25倍電流を出力する電流出力回路Aが選択され、ソース信号線18と接続されている。また、ゲート信号線17bには、オフ電圧(Vgh)が印加されている。したがって、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。

理想的には、5画素のトランジスタ11aが、それぞれIw×2の

電流をソース信号線18に流す。そして、各画素16のコンデンサ19には、5倍の電流がプログラムされる。ここでは、理解を容易にするため、各トランジスタ11aは特性(Vt、S値)が一致しているとして説明をする。

同時に選択する画素行が5画素行(K=5)であるから、5つの駆動用トランジスタ11 a が動作する。つまり、1画素あたり、25/5 = 5 倍の電流がトランジスタ11 a に流れる。ソース信号線18には、5つのトランジスタ11 a のプログラム電流を加えた電流が流れる。たとえば、書き込み画素行51 a に、従来の駆動方法で画素に書き込む電流 I wとする時、ソース信号線18には、I w×25の電流を流す。書き込み画素行(1)より以降に画像データを書き込む書き込み画素行51bソース信号線18への電流量を増加させるため、補助的に用いる画素行である。しかし、書き込み画素行51bは後に正規の画像データが書き込まれるので問題がない。

次の1/2H(水平走査期間の1/2)では、書き込み画素行51 a のみを選択する。つまり、(1) 画素行目のみを選択する。図31 で明らかなように、ゲート信号線17a(1) のみが、オン電圧(Vg1)が印加され、ゲート信号線17a(2)(3)(4)(5)はオフ(Vgh)が印加されている。したがって、画素行(1)のトランジスタ11aは動作状態(ソース信号線18に電流を供給している状態)であるが、画素行(2)(3)(4)(5)のスイッチングトランジスタ11b、トランジスタ11cがオフ状態である。つまり、

非選択状態である。また、ISELがHレベルであるから、5倍電流を出力する電流出力回路Bが選択され、この電流出力回路Bとソース信号線18とが接続されている。また、ゲート信号線17bの状態は先の1/2Hの状態と変化がなく、オフ電圧(Vgh)が印加されている。したがって、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。

以上のことから、画素行 (1) のトランジスタ $1 \ 1 \ a$ が、それぞれ $1 \ w \times 5$ の電流をソース信号線 $1 \ 8$ に流す。そして、各画素行 (1) のコンデンサ $1 \ 9$ には、 5 倍の電流がプログラムされる。

次の水平走査期間では1画素行、書き込み画素行がシフトする。つまり、今度は書き込み画素行が(2)である。最初の1/2Hの期間では、図31に示すように書き込み画素行が(2)画素行目である時、ゲート信号線17aは(2)(3)(4)(5)(6)が選択されている。つまり、画素行(2)(3)(4)(5)(6)のスイッチングトランジスタ11b、トランジスタ11cがオン状態である。また、ISELがLレベルであるから、25倍電流を出力する電流出力回路Aが選択され、ソース信号線18と接続されている。また、ゲート信号線17bには、オフ電圧(Vgh)が印加されている。したがって、画素行(2)(3)(4)(5)(6)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。一方、画素行(1)のゲート信号線17b(1)はVg1電圧が印加されているから、トランジスタ11dはオン状態であり、画素行(1)のEL素子15は点灯する。

次の1/2H(水平走査期間の1/2)では、書き込み画素行51 aのみを選択する。つまり、(2) 画素行目のみを選択する。図31 で明らかなように、ゲート信号線17a(2)のみが、オン電圧(V g1) が印加され、ゲート信号線17a(3)(4)(5)(6)は オフ (Vgh) が印加されている。したがって、画素行(1)(2) のトランジスタ11aは動作状態(画素行(1)はEL素子15に電 流を流し、画素行(2)はソース信号線18に電流を供給している状 態) であるが、画素行(3)(4)(5)(6)のスイッチングトラ ンジスタ11b、トランジスタ11cがオフ状態である。つまり、非 選択状態である。また、ISELがHレベルであるから、5倍電流を 出力する電流出力回路Bが選択され、この電流出力回路1222bと ソース信号線18とが接続されている。また、ゲート信号線17bの 状態は先の1/2Hの状態と変化がなく、オフ電圧(Vgh)が印加 されている。したがって、画素行(2)(3)(4)(5)(6)の スイッチングトランジスタ11dがオフ状態であり、対応する画素行 のEL素子15には電流が流れていない。つまり、非点灯状態52で ある。

以上のことから、画素行(2)のトランジスタ11 a が、それぞれ $I_{W\times 5}$ の電流をソース信号線18に流す。そして、各画素行(2) のコンデンサ19には、5倍の電流がプログラムされる。以上の動作

を順次、実施することにより1画面を表示することができる。

図30で説明した駆動方法は、第1の期間でG画素行(Gは2以上)を選択し、各画素行にはN倍の電流を流すようにプログラムする。 第1の期間後の第2の期間ではB画素行(BはGよりも小さく、1以上)を選択し、画素にはN倍の電流を流すようにプログラムする方式である。

しかし、他の方策もある。第1の期間でG画素行(Gは2以上)を選択し、各画素行の総和電流がN倍の電流となるようにプログラムする。第1の期間後の第2の期間ではB画素行(BはGよりも小さく、1以上)を選択し、選択された画素行の総和の電流(ただし、選択画素行が1の時は、1画素行の電流)がN倍となるようにプログラムする方式である。たとえば、図30(a1)において、5画素行を同時に選択し、各画素のトランジスタ11aには2倍の電流を流す。したがって、ソース信号線18には5×2倍=10倍の電流が流れる。次の第2の期間では図30(b1)において、1画素行を選択する。この1画素のトランジスタ11aには10倍の電流を流す。

なお、図31において、複数の画素行を同時に選択する期間を1/2Hとし、1画素行を選択する期間を1/2Hとしたがこれに限定するものではない。複数の画素行を同時に選択する期間を1/4Hとし、1画素行を選択する期間を3/4Hとしてもよい。また、複数の画素行を同時に選択する期間と、1画素行を選択する期間とを加えた期間は1Hとしたがこれに限定するものではない。たとえば、2H期間でも、1.5H期間であっても良い。

また、図30において、5画素行を同時に選択する期間を1/2H とし、次の第2の期間では2画素行を同時に選択するとしてもよい。 この場合でも実用上、支障のない画像表示を実現できる。

また、図30において、5画素行を同時に選択する第1の期間を1 /2Hとし、1画素行を選択する第2の期間を1/2Hとする2段階 としたがこれに限定するものではない。たとえば、第1の段階は、5 画素行を同時に選択し、第2の期間は前記5画素行のうち、2画素行 を選択し、最後に、1画素行を選択する3つの段階としてもよい。つまり、複数の段階で画素行に画像データを書き込んでも良い。

以上の実施例は、1 画素行を順次選択し画素に電流プログラムを行う方式、あるいは、複数の画素行を順次選択し画素に電流プログラムを行う方式である。しかし、本発明はこれに限定するものではない。 画像データに応じて1 画素行を順次選択し画素に電流プログラムを行う方式と、複数の画素行を順次選択し画素に電流プログラムを行う方式と、複数の画素行を順次選択し画素に電流プログラムを行う方式を組み合わせてもよい。

図126は、1画素行を順次選択する駆動方式と複数画素行を順次 選択する駆動方法を組み合わせたものである。理解を容易にするため 、図126(a2)に図示するように、複数画素行を同時に選択する 場合は2画素行を例にして説明をする。したがって、ダミー画素行2, 81は画面の上と下に各1行形成する。1画素行を順次選択する駆動 方式の場合は、ダミー画素行は使用しなくてもよい。

なお、理解を容易にするため、図126(a1)(1画素行を選択する)と図126(a2)(2画素行を選択する)のどちらの駆動方式でもソースドライバIC14が出力する電流は同一とする。したがって、図126(a2)のように2画素行を同時に選択する駆動方式の場合は、1画素行を順次選択する駆動方式(図126(a1))よりも画面輝度は1/2になる。画面輝度を一致させる場合は、図12

6 (a 2) のdutyを2倍(たとえば、図126(a1)がduty1/2であれば、図126(a2)のdutyを $1/2\times2=1/2$ 1)にすればよい。また、ソースドライバIС14に入力する基準電流の大きさを2倍変化させればよい。あるいは、プログラム電流を2倍にすればよい。

図126(a1)は、本発明の通常の駆動方法である。入力される映像信号がノンインターレース(プログレッシブ)信号の場合は、図126(a1)の駆動方式を実施する。入力される映像信号がインターレース信号の場合は、図126(a2)を実施する。また、映像信号の画像解像度がない場合は、図126(a2)を実施する。また、動画では図126(a2)を実施し、静止画では図126(a1)を実施するように制御してもよい。図126(a1)と図126(a2)との切り替えは、ゲートドライバ回路12へのスタートパルスの制御により容易に変更することができる。

課題は、図126 (a2) のように2画素行を同時に選択する駆動方式の場合は、1画素行を順次選択する駆動方式(図126 (a1)) よりも画面輝度は1/2になるという点である。画面輝度を一致させる場合は、図126 (a2) のdutyを2倍 (たとえば、図126 (a1) がduty1/2であれば、図126 (a2) のdutyを $1/2 \times 2 = 1/1$) にすればよい。つまり、図126の(b) の非表示領域52と表示領域53の割合を変化させればよい。

非表示領域52と表示領域53の割合は、ゲートドライバ回路12のスタートパルスの制御により容易に実現できる。つまり、図126 (a1)と図126 (a2)の表示状態に応じて図126の(b)の駆動状態を可変すればよい。

なお、図126 (a2) は2画素を同時に順次駆動する方式である。 しかし、2画素行の選択は隣接した画素行を選択する必要はなく、図 123のように、隣接しない2画素行を選択し、順次走査してもよい。

以上の本発明のN倍パルス駆動方法では、各画素行で、ゲート信号線17bの波形を同一にし、1Hの間隔でシフトさせて印加していく。このように走査することにより、EL素子15が点灯している時間を1F/Nに規定しながら、順次、点灯する画素行をシフトさせることができる。このように、各画素行で、ゲート信号線17bの波形を同一にし、シフトさせていることを実現することは容易である。図6のシフトレジスタ回路61a、61bに印加するデータであるST1、ST2を制御すればよいからである。たとえば、入力ST2がLレベルの時、ゲート信号線17bにVg1が出力され、入力ST2がHレベルの時、ゲート信号線17bにVg1が出力されるとすれば、シフトレジスタ17bに印加するST2を1F/Nの期間だけLレベルで入力し、他の期間はHレベルにする。この入力されたST2を1Hに同期したクロックCLK2でシフトしていくだけである。

なお、EL素子15をオンオフする周期は0.5msec以上にする必要がある。この周期が短いと、人間の目の残像特性により完全な黒表示状態とならず、画像がぼやけたようになり、あたかも解像度が低下したようになる。また、データ保持型の表示パネルの表示状態となる。しかし、オンオフ周期を100msec以上になると、点滅状態に見える。したがって、EL素子のオンオフ周期は $0.5\musec$ 以上100msec以下にすべきである。さらに好ましくは、オンオフ周期を2msec以上30msec以下にすべきである。さらに好ましくは、オンオフ周期を2msec以上30msec以下にすべき

160

である。

先にも記載したが、黒画面152の分割数は、1つにすると良好な動画表示を実現できるが、画面のちらつきが見えやすくなる。したがって、黒挿入部を複数に分割することが好ましい。しかし、分割数をあまりに多くすると動画ボケが発生する。分割数は1以上8以下とすべきである。さらに好ましくは1以上5以下とすることが好ましい。

なお、黒画面の分割数は静止画と動画で変更できるように構成することが好ましい。分割数とは、N=4では、75%が黒画面(非表示領域52)であり、25%が画像表示(表示領域53)である。このとき、75%の黒表示部(非表示領域52)を75%の黒帯状態で画面の上下方向に走査するのが分割数1である。25%の黒画面と25/3%の表示画面の3ブロックで走査するのが分割数3である。静止画は分割数を多くする。動画は分割数を少なくする。切り替えは入力画像に応じて自動的(動画検出など)に行っても良く、ユーザーが手動で行ってもよい。また、表示装置の映像などに入力コンセントに対応して切り替ええするように構成すればよい。

たとえば、携帯電話などにおいて、壁紙表示、入力画面は静止画であるので、分割数を10以上とする(極端には1Hごとにオンオフしてもよい)。NTSCの動画を表示するときは、分割数を1以上5以下とする。なお、分割数は3以上の多段階に切り替えできるように構成することが好ましい。たとえば、分割数なし、2、4、8、16などである。また、分割数なしから、表示走査線数/2まで分割できるように制御できるようにすることが好ましい。分割数の切り替えは、画像データの内容によりリアルタイムで変更できるように構成することが好ましい。また、ユーザーが切り替えスイッチなどにより変更で

きるように構成してもよい。また、外光の明るさによりリアルタイム で変更できるように構成してもよい。

また、全表示画面に対する黒画面の割合は、全画面の面積を1とした時、0.2以上0.9以下(Nで表示すれば1.2以上9以下)とすることが好ましい。また、特に0.25以上0.6以下(Nで表示すれば1.25以上6以下)とすることが好ましい。0.20以下であると動画表示での改善効果が低い。0.9以上であると、表示部分の輝度が高くなり、表示部分が上下に移動することが視覚的に認識されやすくなる。

また、1秒あたりのフレーム数は、10以上100以下(10Hz以上100Hz以上100Hz以下)が好ましい。さらには12以上65以下(12Hz以上65Hz以下)が好ましい。フレーム数が少ないと、画面のちらつきが目立つようになり、あまりにもフレーム数が多いと、ドライバ回路14などからの書き込みが苦しくなり解像度が劣化する。

いずれにせよ、本発明では、ゲート信号線17の制御により画像の明るさを変化させることができる。ただし、画像の明るさはソース信号線18に印加する電流(電圧)を変化させて行ってもよいことは言うまでもない。また、先に説明した(図33、図35などを用いて)ゲート信号線17の制御と、ソース信号線18に印加する電流(電圧)を変化させることを組み合わせて行ってもよいことは言うまでもない。

なお、以上の事項は、図38などの電流プログラムの画素構成、図43、図51、図54などの電圧プログラムの画素構成でも適用できることは言うまでもない。図38では、トランジスタ11dを、図43ではトランジスタ11dを、図51ではトランジスタ11eをオンオフ制御すればよい。また、図63では切り替えスイッチ631の接

162

続端子を切り替えればよい。このように、EL素子15に電流を流す 配線をオンオフすることにより、本発明のN倍パルス駆動を容易に実 現できる。

また、ゲート信号線17bの1F/Nの期間だけ、Vg1にする時刻は1F(1Fに限定するものではない。単位期間でよい。)の期間のうち、どの時刻でもよい。単位時間にうち、所定の期間だけEL素子15をオンさせることにより、所定の平均輝度を得るものだからである。ただし、電流プログラム期間(1H)後、すぐにゲート信号線17bをVg1にしてEL素子15を発光させる方がよい。図1のコンデンサ19の保持率特性の影響を受けにくくなるからである。

また、この画像の分割数も可変できるように構成することが好ましい。たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは明るさ調整ボリウムを回すことにより、この変化を検出して分割数Kの値を変更する。表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。

このようにKの値(画像表示部53の分割数)を変化させることも 容易に実現できる。図6においてSTに印加するデータのタイミング (1FのいつにLレベルにするか)を調整あるいは可変できるように 構成しておけばよいからである。

なお、図16などでは、ゲート信号線17bをVg1にする期間(1F/N)を複数に分割(分割数K)し、Vg1にする期間は1F/(K/N) の期間をK回実施するとしたがこれ限定するものではない。1F/(K/N) の期間を $L(L \neq K)$ 回実施してもよい。つまり、本発明は、EL素子15に流す期間(時間)を制御することにより画像50を表示するものである。したがって、1F/(K/N) の期間

をL(L \neq K)回実施することは本発明の技術的思想に含まれる。また、Lの値を変化させることにより、画像 5 0 の輝度をデジタル的に変更することができる。たとえば、L=2とL=3では 5 0 %の輝度(コントラスト)変化をなる。これらの制御も、本発明の他の実施例にも適用できることは言うまでもない(もちろん、以降に説明する本発明にも適用できる)。これらも本発明のN倍パルス駆動である。

以上の実施例は、EL素子15と駆動用トランジスタ11aとの間にスイッチング素子としてのトランジスタ11dを配置(形成)し、このトランジスタ11dを制御することにより、画面50をオンオフ表示するものであった。この駆動方法により、電流プログラム方式の黒表示状態での電流書き込み不足をなくし、良好な解像度あるいは黒表示を実現するものであった。つまり、電流プログラム方式では、良好な黒表示を実現することが重要である。次に説明する駆動方法は、駆動用トランジスタ11aをリセットし、良好な黒表示を実現するものである。以下、図32を用いて、その実施例について説明をする。

図32は基本的には図1の画素構成である。図32の画素構成では、プログラムされたIw電流がEL素子15に流れ、EL素子15が発光する。つまり、駆動用トランジスタ11aはプログラムされることにより、電流を流す能力を保持している。この電流を流す能力を利用してトランジスタ11aをリセット(オフ状態)にする方式が図32の駆動方式である。以降、この駆動方式をリセット駆動と呼ぶ。

図1の画素構成でリセット駆動を実現するためには、トランジスタ 11bとトランジスタ11cを独立してオンオフ制御できるように構成する必要がある。つまり、図32で図示するようにトランジスタ1 1bをオンオフ制御するゲート信号線11a(ゲート信号線WR)、

トランジスタ11cをオンオフ制御するゲート信号線11c(ゲート信号線EL)を独立して制御できるようにする。ゲート信号線11a とゲート信号線11cの制御は図6に図示するように独立した2つのシフトレジスタ61で行えばよい。

ゲート信号線WRとゲート信号線ELの駆動電圧は変化させるとよい。ゲート信号線WRの振幅値(オン電圧とオフ電圧との差)は、ゲート信号線ELの振幅値よりも小さくする。基本的にゲート信号線の振幅値が大きいと、ゲート信号線と画素との突き抜け電圧が大きくなり、黒浮きが発生する。ゲート信号線WRの振幅は、ソース信号線18の電位が画素16に印加されない(印加する(選択時))を制御すればよいのである。ソース信号線18の電位変動は小さいから、ゲート信号線WRの振幅値は小さくすることができる。一方、ゲート信号線ELはELのオンオフ制御を実施する必要がある。したがって、振幅値は大きくなる。これに対応するため、シフトレジスタ61aと61bとの出力電圧を変化させる。画素がPチャンネルトランジスタで形成されている場合は、シフトレジスタ61aと61bのVgh(オフ電圧)を略同一にし、シフトレジスタ61aのVgl(オン電圧)を略同一にし、シフトレジスタ61aのVgl(オン電圧)をシフトレジスタ61bのVgl(オン電圧)よりも低くする。

以下、図33を参照しながら、リセット駆動方式について説明をする。図33はリセット駆動の原理説明図である。まず、図33の(a)に図示するように、トランジスタ11c、トランジスタ11dをオフ状態にし、トランジスタ11bをオン状態にする。すると、駆動用トランジスタ11aのドレイン(D)端子とゲート(G)端子はショート状態となり、Ib電流が流れる。一般的に、トランジスタ11aは1つ前のフィールド(フレーム)で電流プログラムされ、電流を流

す能力がある。この状態でトランジスタ11dがオフ状態となり、トランジスタ11bがオン状態にすれば、駆動電流Ibがトランジスタ11aのゲート(G)端子に流れる。そのため、トランジスタ11aのゲート(G)端子とドレイン(D)端子とが同一電位となり、トランジスタ11aはリセット(電流を流さない状態)になる。

このトランジスタ11aのリセット状態(電流を流さない状態)は、図51などで説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図33の(a)の状態では、コンデンサ19の端子間には、オフセット電圧が保持されていることになる。このオフセット電圧はトランジスタ11aの特性に応じて異なる電圧値である。したがって、図33の(a)の動作を実施することにより、各画素のコンデンサ19にはトランジスタ11aが電流を流さない(つまり、黒表示電流(ほとんど0に等しい)が保持されることになるのである。

なお、図33の(a)の動作の前に、トランジスタ11b、トランジスタ11cをオフ状態にし、トランジスタ11dをオン状態にし、駆動用トランジスタ11aに電流を流すという動作を実施することが好ましい。この動作は、極力短時間にすることが好ましい。EL素子15に電流が流れてEL素子15が点灯し、表示コントラストを低下させる恐れがあるからである。この動作時間は、1H(1水平走査期間)の0.1%以上10%以下とすることが好ましい。さらに好ましくは0.2%以上2%以下となるようにすることが好ましい。もしくは0.2 μ sec以上5 μ sec以下となるようにすることが好ましい。また、全画面の画素16に一括して前述の動作(図33の(a)の前に行う動作)を実施してもよい。以上の動作を実施することによ

り、駆動用トランジスタ11aのドレイン (D) 端子電圧が低下し、 図33の(a) の状態でスムーズなIb電流を流すことができるよう になる。なお、以上の事項は、本発明の他のリセット駆動方式にも適 用される。

図33の(a)の実施時間を長くするほど、Ib電流が流れ、コンデンサ19の端子電圧が小さくなる傾向がある。したがって、図33の(a)の実施時間は固定値にする必要がある。実験および検討によれば、図33の(a)の実施時間は、1H以上5H以下にすることが好ましい。なお、この期間は、R、G、Bの画素で異ならせることが好ましい。各色の画素でEL材料が異なり、このEL材料の立ち上がり電圧などに差異があるためである。RGBの各画素で、EL材料に適応して、もっとも最適な期間を設定する。なお、実施例において、この期間は1H以上5H以下にするとしたが、黒挿入(黒画面を書き込む)を主とする駆動方式では、5H以上であってもよいことは言うまでもない。なお、この期間が長いほど、画素の黒表示状態は良好となる。

図33の(a)を実施後、1H以上5H以下の期間おいて、図33の(b)の状態にする。図33の(b)はトランジスタ11c、トランジスタ11bをオンさせ、トランジスタ11dをオフさせた状態である。図33の(b)の状態は、以前にも説明したが、電流プログラムを行っている状態である。つまり、ソースドライバ回路14からプログラム電流Iwを出力(あるいは吸収)し、このプログラム電流Iwが流れるように、駆動用トランジスタ11aに流す。このプログラム電流Iwが流れるように、駆動用トランジスタ11aのゲート(G)端子の電位を設定するのである(設定電位はコンデンサ19に保持される)。

もし、プログラム電流 I wが O (A) であれば、トランジスタ11 a は電流を図33の(a) の電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、図33の(b) で白表示の電流プログラムを行う場合であっても、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧から電流プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ11aの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。

図33の(b)の電流プログラミング後、図33の(c)に図示するように、トランジスタ11b、トランジスタ11cとオフし、トランジスタ11dをオンさせて、駆動用トランジスタ11aからのプログラム電流 Iw(=Ie)をEL素子15に流し、EL素子15を発光させる。図33の(c)に関しても、図1などで以前に説明をしたので詳細は省略する。

つまり、図33で説明した駆動方式(リセット駆動)は、駆動用トランジスタ11aとEL素子15間を切断(電流が流れない状態)し、かつ、駆動用トランジスタのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば駆動用トランジスタのゲート(G)端子を含む2端子)間をショートする第1の動作と、前記動作の後、駆動用トランジスタに電流(電圧)プログラムを行う第2の動作とを実施するものである。そして、少なくとも第2の動作は第1の動作後に行うものである。なお、リセット駆動を実施するためには、図32の構成のように、トランジスタ11bとトランジスタ11cとを独立に制御できるように、

構成しておかねばならない。

画像表示状態は(もし、瞬時的な変化が観察できるのであれば)、まず、電流プログラムを行われる画素行は、リセット状態(黒表示状態)になり、1 H後に電流プログラムが行われる(この時も黒表示状態である。トランジスタ11 dがオフだからである。)。次に、E L素子15に電流が供給され、画素行は所定輝度(プログラムされた電流)で発光する。つまり、画面の上から下方向に、黒表示の画素行が移動し、この画素行が通りすぎた位置で画像が書き換わっていくように見えるはずである。なお、リセット後、1 H後に電流プログラムを行うとしたがこの期間は、5 H程度以内としてもよい。図33の(a)のリセットが完全に行われるのに比較的長時間を必要とするからである。もし、この期間を5 Hとすれば、5 画素行が黒表示(電流プログラムの画素行もいれると6 画素行)となるはずである。

また、リセット状態は1画素行ずつ行うことに限定するものではなく、複数画素行ずつ同時にリセット状態にしてもよい。また、複数画素行ずつ同時にリセット状態にし、かつオーバーラップしながら走査してもよい。たとえば、4画素行を同時にリセットするのであれば、第1の水平走査期間(1単位)に、画素行(1)(2)(3)(4)をリセット状態にし、次の第2の水平走査期間に、画素行(3)(4)(5)(6)をリセット状態にし、さらに次の第3の水平走査期間に、画素行(5)(6)(7)(8)をリセット状態にする。また、次の第4の水平走査期間に、画素行(7)(8)(9)(10)をリセット状態にするという駆動状態が例示される。なお、当然、図33の(b)、図33の(c)の駆動状態も図33の(a)の駆動状態と同期して実施される。

また、1画面の画素すべてを同時にあるいは走査状態でリセット状態にしてから、図33の(b)(c)の駆動を実施してもよいことはいうまでもない。また、インターレース駆動状態(1画素行あるいは複数画素行の飛び越し走査)で、リセット状態(1画素行あるいは複数画素行飛び越し)にしてもよいことは言うまでもない。また、ランダムのリセット状態を実施してもよい。また、本発明のリセット駆動の説明は、画素行を操作する方式である(つまり、画面の上下方向の制御する)。しかし、リセット駆動の概念は、制御方向が画素行に限定されるものではない。たとえば、画素列方向にリセット駆動を実施してもよいことは言うまでのない。

図32はリセット駆動の画素構成であると説明をした。しかし、ゲート信号線17aとゲート信号線17cを個別に制御することより、電流プログラムされた画像データのバラツキが少なくなるという特徴がある。以下にその駆動方法について説明をする。

まず、図1の画素構成で電流プログラムされた画像データのバラツキが発生する理由について説明をする。図1の画素構成では、ゲート信号線17aに印加した電圧により、トランジスタ11b、11cが同時にオンオフ動作するとして構成している。しかし、実際には、トランジスタ11bとトランジスタ11cでは特性が微妙に異なって形成されている場合がり、トランジスタ11bとトランジスタ11cとは同時にオンオフ動作しない場合がある。たとえば、ゲート信号線17aにオン電圧が印加された状態からオフ電圧が印加されると、トランジスタ11bがトランジスタ11cよりも後にオフになる場合がある。

トランジスタ11cがオフになった状態で、トランジスタ11bが

170

オンしていると、図33の(a)に図示する状態となる。つまり、リセット状態である。そのため、Ib電流が流れることのより、コンデンサ19に保持された電圧が充電あるいは放電してしまう。画素16のトランジスタのばらつきにより、充電あるいは放電状態は異なる。トランジスタ11bがトランジスタ11cよりも先にオフ状態になると、コンデンサ19に保持された電圧が充放電することはない。トランジスタ11bがトランジスタ11cよりも後にオフ状態になると、コンデンサ19に保持された電圧が充放電してしまう。また、充放電期間によりコンデンサ19に保持された電圧に誤差が発生する。

この課題を解決するためには、ゲート信号線17aをオン電圧印加 状態からオフ電圧印加状態にした後(オフ電圧の印加によりトランジ スタ11bがオフする。)、ゲート信号線17cをオン電圧印加状態 からオフ電圧印加状態にする(オフ電圧の印加によりトランジスタ1 1cがオフする。)。つまり、画素16に電流(電圧)プログラムを 行なった後(プログラム中はゲート信号線17a、17cにオン電圧 が印加され、トランジスタ11b、11cがオンしている。)、まず 、ゲート信号線17aにオフ電圧を印加し、一定の時間が経過した後 、ゲート信号線17cにオフ電圧が印加する。以上の動作により、図 33の(a)の状態は発生せず、良好な電流(電圧)プログラムを実 現することができる。トランジスタ11dの動作あるいは制御などは 図1などと同様であるので説明を省略する。

なお、一定の時間とは、 0.1μ sec以上 10μ sec以内の時間である。もしくは1H01/1000以上1/10以下の時間である。短いと良好な電流(電圧)プログラムを実現できずコンデンサ100の保持電圧にばらつきが発生する。長いと電流(電圧)プログラム

171

時間が短くなり、書込み不足が発生する。このように、電圧保持用のトランジスタ11bのオンオフタイミングと、駆動トランジスタ11aに電流(電圧)を書き込むトランジスタ11cのオンオフタイミングとを制御する駆動方法をタイム制御駆動方法と呼ぶ。

以上のタイム制御方法は、図32の画素構成に限定されるものではなく、図38などの画素構成でも適用される。図32では、トランジスタ11dが電圧保持用のトランジスタである。トランジスタ11cが駆動トランジスタ11aに電流(電圧)を書き込むトランジスタである。トランジスタ11dはゲート信号線17a2に印加するオンオフ電圧によりオンオフ制御を行なうことができる。トランジスタ11cはゲート信号線17a1に印加するオンオフ電圧によりオンオフ制御を行なうことができる。画素16に電流(電圧)プログラムを行なった後(プログラム中はゲート信号線17a1、17a2にオン電圧が印加され、トランジスタ11c、11dがオンしている。)、まず、ゲート信号線17a1にオフ電圧を印加し、一定の時間が経過した後、ゲート信号線17a1にオフ電圧が印加する。以上の動作により、良好な電流(電圧)プログラムを実現することができる。トランジスタ11eの動作あるいは制御などは図1などと同様であるので説明を省略する。

なお、図33のリセット駆動、図32のタイム制御駆動方法は、本発明のN倍パルス駆動などと組み合わせること、インターレース駆動と組み合わせることによりさらに良好な画像表示を実現できる。特に図22の構成は、間欠N/K倍パルス駆動(1画面に点灯領域を複数設ける駆動方法である。この駆動方法は、ゲート信号線17bを制御し、トランジスタ11dをオンオフ動作させることにより容易に実現

できる。このことは以前に説明をした。)を容易に実現できる。した がって、フリッカの発生もなく、良好な画像表示を実現できる。これ は、図22あるいはその変形構成のすぐれた特徴である。

また、他の駆動方法、たとえば、以降の説明する逆バイアス駆動方式、プリチャージ駆動方式、突き抜け電圧駆動方式などと組み合わせることによりさらに優れた画像表示を実現できることは言うまでもない。以上のように、本発明と同様にリセット駆動も本明細書の他の実施例と組み合わせて実施することができることは言うまでもない。以上の駆動方式の組み合わせに関する事項は、本発明の他の実施例においても同様に適用される。

図34はリセット駆動を実現する表示装置の構成図である。ゲートドライバ回路12aは、図32におけるゲート信号線17aおよびゲート信号線17bを制御する。ゲート信号線17aにオンオフ電圧を印加することによりトランジスタ11bがオンオフ制御される。また、ゲート信号線17bにオンオフ電圧を印加することによりトランジスタ11dがオンオフ制御される。ゲートドライバ回路12bは、図32におけるゲート信号線17cを制御する。ゲート信号線17cにオンオフ電圧を印加することによりトランジスタ11cがオンオフ制御される。

ゲート信号線17aはゲートドライバ回路12aで操作し、ゲート信号線17cはゲートドライバ回路12bで操作する。そのため、トランジスタ11bをオンさせて駆動用トランジスタ11aをリセットするタイミングと、トランジスタ111cをオンさせて駆動用トランジスタ11aに電流プログラムを行うタイミングとを自由に設定できる。他の構成などは、図6などで説明したものと同一または類似する

ため説明を省略する。なお、ゲートドライバ回路12はポリシリコン 技術で形成する。また、ゲートドライバ回路12aと12bは一体化 してもよいことは言うまでもない。

図35はリセット駆動のタイミングチャートである。ゲート信号線17aにオン電圧を印加し、トランジスタ11bをオンさせ、駆動用トランジスタ11aをリセットしている時には、ゲート信号線17bにはオフ電圧を印加し、トランジスタ11dをオフ状態にしている。したがって、図32の(a)の状態となっている。この期間にIb電流が流れる。

たとえば、画素行(1)に着目すれば、1H番目にはゲート信号線 17cにオフ電圧が印加され、ゲート信号線17aにオン電圧が印加 され、ゲート信号線17bにオフ電圧が印加されている。したがって 、画素行(1)の1H番目は、リセット状態であり、トランジスタ1 1dはオフ状態であり、EL素子15には電流が流れていない状態で ある。

2 H番目にはゲート信号線17cにオン電圧が印加され、ゲート信号線17aにオン電圧が印加され、ゲート信号線17bにオフ電圧が印加されている。したがって、画素行(1)の2 H番目は、電流プログラム状態であり、トランジスタ11dはオフ状態であり、EL素子15には電流が流れていない状態である。

3 H番目にはゲート信号線 1.7c にオフ電圧が印加され、ゲート信号線 1.7a にオフ電圧が印加され、ゲート信号線 1.7b にオン電圧が印加されている。したがって、画素行(1)の 3 H番目は、画像表示状態であり、トランジスタ 1.1d はオン状態であり、E L素子 1.5c 電流が流れている状態である。

以上のことから、1 Hの期間(1 水平走査期間)、コンデンサ19はリセットされる。したがって、トランジスタ11 a のゲート端子Gはアノード電圧Vdd近傍の電圧となる。そのため、トランジスタ11 a はカットオフする(リセット状態)。1度、リセットしてから電流プログラムを行うため、精度のよい電流プログラムを行うことができる。また、リセットしている状態は、画素は非表示状態となる(トランジスタ11 dがオン状態でも)。つまり、黒画面を挿入している状態と近似している。したがって、リセット状態を一定期間以上持続させることにより、動画ボケの発生をなくすことができる。

図35のタイミングチャートでは、リセット時間は2H期間(ゲート信号線17aにオン電圧が印加され、トランジスタ11bがオンしている状態。ただし、2H期間のうち、1H期間は電流プログラム期間である。)としているが、これに限定するものではない。2H以上でもよい。

リセットが極めて高速に行える場合は、リセット時間は1日未満であってもよい。また、リセット期間を何日期間にするかはゲートドライバ回路12に入力するDATA(ST)パルス期間で容易に変更できる。たとえば、ST端子に入力するDATAを2日期間の間日レベルとすれば、各ゲート信号線17aから出力されるリセット期間は2日期間となる。同様に、ST端子に入力するDATAを5日期間の間日レベルとすれば、各ゲート信号線17aから出力されるリセット期間は5日期間となる。

1 H期間のリセット後、画素行(1)のゲート信号線17c(1)に、オン電圧が印加される。トランジスタ11cがオンすることにより、ソース信号線18に印加されたプログラム電流 I wがトランジス

175

タ11cを介して駆動用トランジスタ11aに書き込まれる。

電流プログラム後、画素(1)のゲート信号線17cにオフ電圧が 印加され、トランジスタ11cがオフし、画素がソース信号線と切り 離される。同時に、ゲート信号線17aにもオフ電圧が印加され、駆 動用トランジスタ11aのリセット状態が解消される(なお、この期 間は、リセット状態と表現するよりも、電流プログラム状態と表現す る方が適切である)。また、ゲート信号線17bにはオン電圧が印加 され、トランジスタ11dがオンして、駆動用トランジスタ11aに プログラムされた電流がEL素子15に流れる。なお、画素行(2) 以降についても、画素行(1)と同様であり、また、図35からその 動作は明らかであるから説明を省略する。

図35において、リセット期間は1H期間であった。図36はリセット期間を5Hとした実施例である。リセット期間を何H期間にするかはゲートドライバ回路12に入力するDATA(ST)パルス期間で容易に変更できる。図36ではゲートドライバ回路12aのST1端子に入力するDATAを5H期間の間Hレベルし、各ゲート信号線17aから出力されるリセット期間を5H期間とした実施例である。リセット期間は、長いほど、リセットが完全に行われ、良好な黒表示を実現できる。また、動画ボケも抑制できる。図36において、他の動作などは図35と同様であるので説明を省略する。

リセット期間の割合分は表示輝度が低下することになる。しかし、 N倍パルス駆動のようにプログラム電流を所定値のN倍とすることに より画面輝度の低下を防止することができる。したがって、リセット 駆動は、N倍パルス駆動の一実施形態である。

図36はリセット期間を5Hとした実施例であった。また、このリ

176

セット状態は連続状態であった。しかし、リセット状態は連続して行うことに限定されるものではない。たとえば、各ゲート信号線17aから出力される信号を1Hごとにオンオフ動作させてもよい。このようにオンオフ動作させるのは、シフトレジスタの出力段に形成されたイネーブル回路(図示せず)を操作することにより容易に実現できる。また、ゲートドライバ回路12に入力するDATA(ST)パルスを制御することで容易に実現できる。

図34の回路構成では、ゲートドライバ回路12aは少なくとも2つのシフトレジスタ回路(1つはゲート信号線17a制御用、他の1つはゲート信号線17b制御用)が必要であった。そのため、ゲートドライバ回路12aの回路規模が大きくなるという課題があった。図37はゲートドライバ回路12aのシフトレジスタを1つにした実施例である。図37の回路を動作させた出力信号のタイミングチャートは図35のごとくなる。なお、図35と図37とはゲートドライバ回路12a、12bから出力されているゲート信号線17の記号が異なっているので注意が必要である。

図37のOR回路371が付加されていることから明らかであるが、各ゲート信号線17aの出力は、シフトレジスタ回路61aの前段出力とのORをとり、この結果により、ゲート信号線17aにオン電圧またはオフ電圧が出力される。なお、説明を容易にするために、画素構成は図32の画素構成を想定しており、ORの出力がHレベル(正論理)の時に、ゲート信号線17aにオン電圧が出力されるものとして説明をする。

図37の実施例では、2H期間、ゲート信号線17aからはオン電 圧が出力される。一方、ゲート信号線17cはシフトレジスタ回路6

177

1 a の出力がそのまま出力される。したがって、1 H 期間の間、オン 電圧が印加される。

たとえば、シフトレジスタ回路61aの2番目にHレベル信号が出力されている時、画素16(1)のゲート信号線17cにオン電圧が出力され、画素16(1)が電流(電圧)プログラムの状態である。同時に、画素16(2)のゲート信号線17aにもオン電圧が出力され、画素16(2)のトランジスタ11bがオン状態となり、画素16(2)の駆動用トランジスタ11aがリセットされる。

同様に、シフトレジスタ回路61aの3番目にHレベル信号が出力されている時、画素16(2)のゲート信号線17cにオン電圧が出力され、画素16(2)が電流(電圧)プログラムの状態である。同時に、画素16(3のゲート信号線17aにもオン電圧が出力され、画素16(3)トランジスタ11bがオン状態となり、画素16(3)駆動用トランジスタ11aがリセットされる。つまり、2H期間、ゲート信号線17aからはオン電圧が出力され、ゲート信号線17cに1H期間、オン電圧が出力される。

プログラム状態の時は、トランジスタ11bとトランジスタ11cが同時にオン状態となる(図33の(b))ら、非プログラム状態(図33の(c))に移行する際、トランジスタ11cがトランジスタ11bよりも先にオフ状態となると、図33の(b)のリセット状態となってしまう。これと防止するためには、トランジスタ11cがトランジスタ11bよりもあとからオフ状態にする必要がある。そのためには、ゲート信号線17aがゲート信号線17cよりも先にオン電圧が印加されるように制御する必要がある。

以上の実施例は、図32 (基本的には図1)の画素構成に関する実

施例であった。しかし、本発明はこれに限定されるものではない。たとえば、図38に示すようなカレントミラーの画素構成であっても実施することができる。なお、図38ではトランジスタ11eをオンオフ制御することにより、図13、図15などで図示するN倍パルス駆動を実現できる。図39は図38のカレントミラーの画素構成での実施例の説明図である。以下、図39を参照しながら、カレントミラーの画素構成におけるリセット駆動方式について説明をする。

図39の(a)に図示するように、トランジスタ11c、トランジ スタ11 e をオフ状態にし、トランジスタ11 d をオン状態にする。 すると、電流プログラム用トランジスタ11bのドレイン(D)端子 とゲート (G) 端子はショート状態となり、図に示すように I b 電流 が流れる。一般的に、トランジスタ11bは1つ前のフィールド(フ レーム)で電流プログラムされ、電流を流す能力がある(ゲート電位 はコンデンサ19に1F期間保持され、画像表示をおこなっているか ら当然である。ただし、完全な黒表示を行っている場合、電流は流れ ない)。この状態でトランジスタ11eがオフ状態とし、トランジス タ11dがオン状態にすれば、駆動電流Ibがトランジスタ11aの ゲート (G) 端子の方向に流れる (ゲート (G) 端子とドレイン (D) 端子がショートされる)。そのため、トランジスタ11aのゲート (G) 端子とドレイン (D) 端子とが同一電位となり、トランジスタ 11 a はリセット (電流を流さない状態) になる。また、駆動用トラ ンジスタ11bのゲート(G)端子は電流プログラム用トランジスタ 11aのゲート(G)端子と共通であるから、駆動用トランジスタ1 1 b もリセット状態となる。

このトランジスタ11a、トランジスタ11bのリセット状態(電

流を流さない状態)は、図51などで説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図39の(a)の状態では、コンデンサ19の端子間には、オフセット電圧(電流が流れ始める開始電圧。この電圧の絶対値以上の電圧を印加することにより、トランジスタ11に電流が流れる)が保持されていることになる。このオフセット電圧はトランジスタ11a、トランジスタ11bの特性に応じて異なる電圧値である。したがって、図39の(a)の動作を実施することにより、各画素のコンデンサ19にはトランジスタ11a、トランジスタ11bが電流を流さない(つまり、黒表示電流(ほとんど0に等しい))状態が保持されることになるのである(電流が流れ始める開始電圧にリセットされた)。

なお、図39の(a)においても図33の(a)と同様に、リセットの実施時間を長くするほど、I b 電流が流れ、コンデンサ19の端子電圧が小さくなる傾向がある。したがって、図39の(a)の実施時間は固定値にする必要がある。実験および検討によれば、図39の(a)の実施時間は、1 H以上10H(10水平走査期間)以下とすることが好ましい。さらにはI H以上5 H以下にすることが好ましい。あるいは、I 2 0 I 8 e c 以上2 m 8 e c 以下とすることが好ましい。

図33の(a)も同様であるが、図39の(a)のリセット状態と、図39の(b)の電流プログラム状態とを同期をとって行う場合は、図39の(a)のリセット状態から、図39の(b)の電流プログラム状態までの期間が固定値(一定値)となるから問題はない(固定値にされている)。つまり、図33の(a)あるいは図39の(b)の電流のリセット状態から、図33の(b)あるいは図39の(b)の電流

プログラム状態までの期間が、1 H以上1 0 H (1 0 水平走査期間) 以下とすることが好ましい。さらには1 H以上5 H以下にすることが好ましいのである。あるいは、2 0 μ s e c以上2 m s e c以下とすることが好ましいのである。この期間が短いと駆動用トランジスタ1 1 が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ1 1 が完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。また、画面 5 0 の輝度も低下する。ただし、図1 3 のように黒挿入(非点灯領域 5 2 を発生させる)を実施する場合はこの限りでない。黒挿入(非点灯領域 5 2 を発生させる)により、N倍パルス駆動など実施することを目的とするからである。

図39の(a)を実施後、図39の(b)の状態にする。図39の(b)はトランジスタ11c、トランジスタ11dをオンさせ、トランジスタ11eをオフさせた状態である。図39の(b)の状態は、電流プログラムを行っている状態である。つまり、ソースドライバ回路14からプログラム電流Iwを出力(あるいは吸収)し、このプログラム電流Iwを電流プログラム用トランジスタ11aに流す。このプログラム電流Iwが流れるように、駆動用トランジスタ11bのゲート(G)端子の電位をコンデンサ19に設定するのである。

もし、プログラム電流 I wが 0 (A) (黒表示)であれば、トランジスタ11 b は電流を図33の(a) の電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、図39の(b)で白表示の電流プログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧(各駆動用トランジスタの特性に応じて設定された電流が流れる開始電圧)から電流プログラムを行う。したがって、目標の電流

181

値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ11aあるいはトランジスタ11bの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。

図39の(b)の電流プログラミング後、図39の(c)に図示するように、トランジスタ11c、トランジスタ11dとオフし、トランジスタ11eをオンさせて、駆動用トランジスタ11bからのプログラム電流 Iw (= Ie)をEL素子15に流し、EL素子15を発光させる。図39の(c)に関しても、以前に説明をしたので詳細は省略する。

図33、図39で説明した駆動方式(リセット駆動)は、駆動用トランジスタ11aあるいはトランジスタ11bとEL素子15間を切断(電流が流れない状態。トランジスタ11eあるいはトランジスタ11dで行う)し、かつ、駆動用トランジスタのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば駆動用トランジスタのゲート(G)端子を含む2端子)間をショートする第1の動作と、前記動作の後、駆動用トランジスタに電流(電圧)プログラムを行う第2の動作とを実施するものである。そして、少なくとも第2の動作は第1の動作後に行うものである。

なお、第1の動作における駆動用トランジスタ11aあるいはトランジスタ11bとEL素子15間を切断するという動作は、必ずしも必須の条件ではない。もし、第1の動作における駆動用トランジスタ11aあるいはトランジスタ11bとEL素子15間を切断せずに、駆動用トランジスタのドレイン(D)端子とゲート(G)端子間をショートする第1の動作を行っても多少のリセット状態のバラツキが発

生する程度で済む場合があるからである。これは、作製したアレイの トランジスタ特性を検討して決定する。

図39のカレントミラーの画素構成は、電流プログラムトランジスタ11aをリセットすることにより、結果として駆動用トランジスタ11bをリセットする駆動方法であった。

図39のカレントミラーの画素構成では、リセット状態では、必ずしも駆動用トランジスタ11bとEL素子15間を切断する必要はない。したがって、電流プログラム用トランジスタaのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば電流プログラム用トランジスタのゲート(G)端子を含む2端子、あるいは駆動用トランジスタのゲート(G)端子を含む2端子)間をショートする第1の動作と、前記動作の後、電流プログラム用トランジスタに電流(電圧)プログラムを行う第2の動作とを実施するものである。そして、少なくとも第2の動作は第1の動作後に行うものである。

画像表示状態は(もし、瞬時的な変化が観察できるのであれば)、まず、電流プログラムを行われる画素行は、リセット状態(黒表示状態)になり、所定H後に電流プログラムが行われる。画面の上から下方向に、黒表示の画素行が移動し、この画素行が通りすぎた位置で画像が書き換わっていくように見えるはずである。

以上の実施例は、電流プログラムの画素構成を中心として説明をしたが、本発明のリセット駆動は電圧プログラムの画素構成にも適用することができる。図43は電圧プログラムの画素構成におけるリセット駆動を実施するための本発明の画素構成(パネル構成)の説明図である。

183

図43の画素構成では、駆動用トランジスタ11aをリセット動作させるためのトランジスタ11eが形成されている。ゲート信号線17eにオン電圧が印加されることにより、トランジスタ11eがオンし、駆動用トランジスタ11aのゲート(G)端子とドレイン(D)端子間をショートさせる。また、EL素子15と駆動用トランジスタ11aとの電流経路を切断するトランジスタ11dが形成されている。以下、図44を参照しながら、電圧プログラムの画素構成における本発明のリセット駆動方式について説明をする(図43は電圧プログラム方式の画素構成である)。

図44の(a)に図示するように、トランジスタ11b、トランジスタ11dをオフ状態にし、トランジスタ11eをオン状態にする。 駆動用トランジスタ11aのドレイン(D)端子とゲート(G)端子はショート状態となり、図に示すようにIb電流が流れる。そのため、トランジスタ11aのゲート(G)端子とドレイン(D)端子とが同一電位となり、駆動用トランジスタ11aはリセット(電流を流さない状態)になる。なお、トランジスタ11aをリセットする前に、図33あるいは図39で説明したように、HD同期信号に同期して、最初にトランジスタ11dをオンさせ、トランジスタ11eをオフさせて、トランジスタ11aに電流を流しておく。その後、図44の(a)の動作を実施する。なお、リセットはHD信号に同期させることに限定するものではない。

このトランジスタ11a、トランジスタ11bのリセット状態(電流を流さない状態)は、図41などで説明した電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図44の(a)の状態では、コンデンサ19の端子間には、オフセット

電圧(リセット電圧)が保持されていることになる。このリセット電圧は駆動用トランジスタ11aの特性に応じて異なる電圧値である。つまり、図44の(a)の動作を実施することにより、各画素のコンデンサ19には駆動用トランジスタ11aが電流を流さない(つまり、黒表示電流(ほとんど0に等しい))状態が保持されることになるのである(電流が流れ始める開始電圧にリセットされた)。

なお、電圧プログラムの画素構成においても、電流プログラムの画素構成と同様に、図44の(a)のリセットの実施時間を長くするほど、Ib電流が流れ、コンデンサ19の端子電圧が小さくなる傾向がある。したがって、図44の(a)の実施時間は固定値にする必要がある。実施時間は、0.2 H以上5 H(5水平走査期間)以下とすることが好ましい。さらには0.5 H以上4 H以下にすることが好ましい。あるいは、 2μ sec以上400 μ sec以下とすることが好ましい。

また、ゲート信号線17eは前段の画素行のゲート信号線17aと 共通にしておくことが好ましい。つまり、ゲート信号線17eと前段 の画素行のゲート信号線17aとをショート状態で形成する。この構 成を前段ゲート制御方式と呼ぶ。なお、前段ゲート制御方式とは、着 目画素行より少なくとも1H前以上に選択される画素行のゲート信号 線波形を用いるものである。したがって、1画素行前に限定されるも のではない。たとえば、2画素行前のゲート信号線の信号波形を用い て着目画素の駆動用トランジスタ11aのリセットを実施してもよい。

前段ゲート制御方式をさらに具体的に記載すれば以下のようになる。 着目する画素行が(N)画素行とし、そのゲート信号線がゲート信号 線17e(N)、ゲート信号線17a(N)とする。1H前に選択さ

185

れる前段の画素行は、画素行が (N-1) 画素行とし、そのゲート信号線がゲート信号線17e (N-1)、ゲート信号線17a (N-1)) とする。また、着目画素行の次の1H後に選択される画素行が (N+1) 画素行とし、そのゲート信号線がゲート信号線17e (N+1) 、ゲート信号線17a (N+1) とする。

第(N-1)H期間では、第(N-1)画素行のゲート信号線17a(N-1)にオン電圧が印加されると、第(N)画素行のゲート信号線17e(N)にもオン電圧が印加される。ゲート信号線17e(N)と前段の画素行のゲート信号線17a(N-1)とがショート状態で形成されているからである。したがって、第(N-1)画素行の画素のトランジスタ11b(N-1)がオンし、ソース信号線18の電圧が駆動用トランジスタ11a(N-1)のゲート(G)端子に書き込まれる。同時に、第(N)画素行の画素のトランジスタ11e(N)がオンし、駆動用トランジスタ11a(N)のゲート(G)端子とドレイン(D)端子間がショートされ、駆動用トランジスタ11a(N)がリセットされる。

第(N-1)H期間の次の第(N)期間では、第(N)画素行のゲート信号線 1 7 a (N)にオン電圧が印加されると、第(N+1)画素行のゲート信号線 1 7 e (N+1)にもオン電圧が印加される。したがって、第(N)画素行の画素のトランジスタ 1 1 b (N)がオンし、ソース信号線 1 8 に印加されている電圧が駆動用トランジスタ 1 1 a (N)のゲート(G)端子に書き込まれる。同時に、第(N+1)画素行の画素のトランジスタ 1 1 e (N+1)がオンし、駆動用トランジスタ 1 1 a (N+1)のゲート(G)端子とドレイン(D)端子間がショートされ、駆動用トランジスタ 1 1 a (N+1)がリセッ

トされる。

以下同様に、第(N)H期間の次の第(N+1)期間では、第(N+1)画素行のゲート信号線17a(N+1)にオン電圧が印加されると、第(N+2)画素行のゲート信号線17e(N+2)にもオン電圧が印加される。したがって、第(N+1)画素行の画素のトランジスタ11b(N+1)がオンし、ソース信号線18に印加されている電圧が駆動用トランジスタ11a(N+1)のゲート(G)端子に書き込まれる。同時に、第(N+2)画素行の画素のトランジスタ11e(N+2)がオンし、駆動用トランジスタ11a(N+2)のゲート(G)端子とドレイン(D)端子間がショートされ、駆動用トランジスタ11a(N+2)がリセットされる。

以上の本発明の前段ゲート制御方式では、1 H期間、駆動用トランジスタ11 a はリセットされ、その後、電圧(電流)プログラムが実施される。

図33の(a)も同様であるが、図44の(a)のリセット状態と、図44の(b)の電圧プログラム状態とを同期をとって行う場合は、図44の(a)のリセット状態から、図44の(b)の電流プログラム状態までの期間が固定値(一定値)となるから問題はない(固定値にされている)。この期間が短いと駆動用トランジスタ11が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ11aが完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。また、画面12の輝度も低下する。

図44の(a)を実施後、図44の(b)の状態にする。図44の(b)はトランジスタ11bをオンさせ、トランジスタ11e、トランジスタ11dをオフさせた状態である。図44の(b)の状態は、

電圧プログラムを行っている状態である。つまり、ソースドライバ回路14からプログラム電圧を出力し、このプログラム電圧を駆動用トランジスタ11aのゲート(G)端子に書き込む(駆動用トランジスタ11aのゲート(G)端子の電位をコンデンサ19に設定する)。なお、電圧プログラム方式の場合は、電圧プログラム時にトランジスタ11dを必ずしもオフさせる必要はない。また、図13、図15などのN倍パルス駆動などと組み合わせること、あるいは以上のような、間欠N/K倍パルス駆動(1画面に点灯領域を複数設ける駆動方法である。この駆動方法は、トランジスタ11eをオンオフ動作させることにより容易に実現できる)を実施する必要がなければ、トランジスタ11eが必要でない。このことは以前に説明をしたので、説明を省略する。

図43の構成あるいは図44の駆動方法で白表示の電圧プログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧(各駆動用トランジスタの特性に応じて設定された電流が流れる開始電圧)から電圧プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ11aの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。

図44の(b)の電流プログラミング後、図44の(c)に図示するように、トランジスタ11bをオフし、トランジスタ11dをオンさせて、駆動用トランジスタ11aからのプログラム電流をEL素子15に流し、EL素子15を発光させる。

以上のように、図43の電圧プログラムにおける本発明のリセット 駆動は、まず、HD同期信号に同期して、最初にトランジスタ11d をオンさせ、トランジスタ11eをオフさせて、トランジスタ11aに電流を流す第1の動作と、トランジスタ11aとEL素子15間を切断し、かつ、駆動用トランジスタ11aのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば駆動用トランジスタのゲート(G)端子を含む2端子)間をショートする第2の動作と、前記動作の後、駆動用トランジスタ11aに電圧プログラムを行う第3の動作を実施するものである。

以上の実施例では、駆動用トランジスタ11a(図1の画素構成の場合)からEL素子15に流す電流を制御するのに、トランジスタ11dをオンオフさせて行う。トランジスタ11dをオンオフさせるためには、ゲート信号線17bを走査する必要があり、走査のためには、シフトレジスタ61(ゲート回路12)が必要となる。しかし、シフトレジスタ61は規模が大きく、ゲート信号線17bの制御にシフトレジスタ61を用いたのでは狭額縁化できない。図40で説明する方式は、この課題を解決するものである。

なお、本発明は、主として図1などに図示する電流プログラムの画素構成を例示して説明をするが、これに限定するものではなく、図38などで説明した他の電流プログラム構成(カレントミラーの画素構成)であっても適用できることはいうまでもない。

また、ブロックでオンオフする技術的概念は、図41などの電圧プログラムの画素構成であっても適用できることは言うまでもない。また、本発明は、EL素子15に流れる電流を間欠にする方式であるから、図50などで説明する逆バイアス電圧を印加する方式とも組み合わせることができることは言うまでもない。以上のように、本発明は

他の実施例と組み合わせて実施することができる。

図40はブロック駆動方式の実施例である。まず、説明を容易にするため、ゲートドライバ回路12は基板71に直接形成したか、もしくはシリコンチップのゲートドライバIC12を基板71に積載したとして説明をする。また、ソースドライバ14およびソース信号線18は図面が煩雑になるため省略する。

図40において、ゲート信号線17aはゲートドライバ回路12と接続されている。一方、各画素のゲート信号線17bは点灯制御線401と接続されている。図40では4本のゲート信号線17bが1つの点灯制御線401と接続されている。

なお、4本のゲート信号線17bでブロックするというのはこれに 限定するものではなく、それ以上であってもよいことは言うまでもない。一般的に表示領域50は少なくとも5以上に分割することが好ま しい。さらに好ましくは、10以上に分割することが好ましい。さら には、20以上に分割することが好ましい。分割数が少ないと、フリッカが見えやすい。あまりにも分割数が多いと、点灯制御線401の 本数が多くなり、制御線401のレイアウトが困難になる。

したがって、QCIF表示パネルの場合は、垂直走査線の本数が220本であるから、少なくとも、220/5=44本以上でブロック化する必要があり、好ましくは、220/10=11以上でブロック化する必要がある。ただし、奇数行と偶数行で2つのブロック化を行った場合は、低フレームレートでも比較的フリッカの発生が少ないため、2つのブロック化で十分の場合がある。

図40の実施例では、点灯制御線401a、401b、401c、401d……401nと順次、オン電圧(Vgl)を印加するか、も

しくはオフ電圧(Vgh)を印加し、ブロックごとにEL素子15に 流れる電流をオンオフさせる。

なお、図40の実施例では、ゲート信号線17bと点灯制御線40 1とがクロスすることがない。したがって、ゲート信号線17bと点 灯制御線401とのショート欠陥は発生しない。また、ゲート信号線 17bと点灯制御線401とが容量結合することがないため、点灯制 御線401からゲート信号線17b側を見た時の容量付加が極めて小 さい。したがって、点灯制御線401を駆動しやすい。

ゲートドライバ12にはゲート信号線17aが接続されている。ゲート信号線17aにオン電圧を印加することにより、画素行が選択され、選択された各画素のトランジスタ11b、11cはオンして、ソース信号線18に印加された電流(電圧)を各画素のコンデンサ19にプログラムする。一方、ゲート信号線17bは各画素のトランジスタ11dのゲート(G)端子と接続されている。したがって、点灯制御線401にオン電圧(Vg1)が印加されたとき、駆動用トランジスタ11aとEL素子15との電流経路を形成し、逆にオフ電圧(Vgh)が印加された時は、EL素子15のアノード端子をオープンにする。

なお、点灯制御線401に印加するオンオフ電圧の制御タイミングと、ゲートドライバ回路12がゲート信号線17aに出力する画素行選択電圧(Vgl)のタイミングは1水平走査クロック(1H)に同期していることが好ましい。しかし、これに限定するものではない。

点灯制御線401に印加する信号は単に、EL素子15への電流を オンオフさせるだけである。また、ソースドライバ14が出力する画 像データと同期がとれている必要もない。点灯制御線401に印加す

る信号は、各画素16のコンデンサ19にプログラムされた電流を制御するものだからである。したがって、必ずしも、画素行の選択信号と同期がとれている必要はない。また、同期する場合であってもクロックは1H信号に限定されるものではなく、1/2Hでも、1/4Hであってもよい。

図38に図示したカレントミラーの画素構成の場合であっても、ゲート信号線17bを点灯制御線401に接続することにより、トランジスタ11eをオンオフ制御できる。したがって、ブロック駆動を実現できる。

なお、図32において、ゲート信号線17aを点灯制御線401に接続し、リセットを実施すれば、プロック駆動を実現できる。つまり、本発明のブロック駆動とは、1つの制御線で、複数の画素行を同時に非点灯(あるいは黒表示)とする駆動方法である。。

以上の実施例は、1画素行ごとに1本の選択画素行を配置(形成) する構成であった。本発明は、これに限定するものではなく、複数の 画素行で1本の選択ゲート信号線を配置(形成)してもよい。

図41はその実施例である。なお、説明を容易にするため、画素構成は図1の場合を主として例示して説明をする。図41では画素行の選択ゲート信号線17aは3つの画素(16R、16G、16B)を同時に選択する。Rの記号とは赤色の画素関連を意味し、Gの記号とは緑色の画素関連を意味し、Bの記号とは青色の画素関連を意味するものとする。

したがって、ゲート信号線17aの選択により、画素16R、画素 16Gおよび画素16Bが同時に選択されデータ書き込み状態となる。 画素16Rはソース信号線18Rからデータをコンデンサ19Rに書

き込み、画素16Gはソース信号線18Gからデータをコンデンサ19Gに書き込む。画素16Bはソース信号線18Bからデータをコンデンサ19Bに書き込む。

画素16Rのトランジスタ11 dはゲート信号線17bRに接続されている。また、画素16Gのトランジスタ11 dはゲート信号線17bGに接続され、画素16Bのトランジスタ11 dはゲート信号線17bBに接続されている。したがって、画素16RのEL素子15R、画素16GのEL素子15G、画素16BのEL素子15Bは別個にオンオフ制御することができる。つまり、EL素子15R、EL素子15G、EL素子15Bはそれぞれのゲート信号線17bR、17bG、17bBを制御することにより、点灯時間、点灯周期を個別に制御可能である。

この動作を実現するためには、図6の構成において、ゲート信号線17aを走査するシフトレジスタ回路61と、ゲート信号線17bRを走査するシフトレジスタ回路61と、ゲート信号線17bGを走査するシフトレジスタ回路61と、ゲート信号線17bBを走査するシフトレジスタ回路61の4つを形成(配置)することが適切である。

なお、ソース信号線18に所定電流のN倍の電流を流し、EL素子 15に所定電流のN倍の電流を1/Nの期間流すとしたが、実用上はこれを実現できない。実際にはゲート信号線17に印加した信号パルスがコンデンサ19に突き抜け、コンデンサ19に所望の電圧値(電流値)を設定できないからである。一般的にコンデンサ19には所望の電圧値(電流値)よりも低い電圧値(電流値)が設定される。たとえば、10倍の電流値を設定するように駆動しても、5倍程度の電流しかコンデンサ19には設定されない。たとえば、N=10としても

実際にEL素子15に流れる電流はN=5の場合と同一となる。したがって、本発明はN倍の電流値を設定し、N倍に比例したあるいは対応する電流をEL素子15に流れるように駆動する方法である。もしくは、所望値よりも大きい電流をEL素子15にパルス状に印加する駆動方法である。

また、所望値より電流(そのまま、EL素子15に連続して電流を流すと所望輝度よりも高くなるような電流)を駆動用トランジスタ11a(図1を例示する場合)に電流(電圧)プログラムを行い、EL素子15に流れる電流を間欠にすることにより、所望のEL素子の発光輝度を得るものである。

なお、このコンデンサ19への突き抜けによる補償回路は、ソースドライバ回路14内に導入する。この事項については後ほど説明をする。

また、図1などのスイッチングトランジスタ11b、11cなどは Nチャンネルで形成することが好ましい。コンデンサ19への突き抜け電圧が低減するからである。また、コンデンサ19のオフリークも減少するから、10Hz以下の低いフレームレートにも適用できるようになる。

また、画素構成によっては、突き抜け電圧がEL素子15に流れる 電流を増加させる方向に作用する場合は、白ピーク電流が増加し、画 像表示のコントラスト感が増加する。したがって、良好な画像表示を 実現できる。

逆に、図1のスイッチングトランジスタ11b、11cをPチャンネルにすることのより突き抜けを発生させて、より黒表示を良好にする方法も有効である。Pチャンネルトランジスタ11bがオフすると

きにはVgh電圧となる。そのため、コンデンサ19の端子電圧がVddd側に少しシフトする。そのため、トランジスタ11aのゲート(G)端子電圧は上昇し、より黒表示となる。また、第1階調表示とする電流値を大きくすることができるから(階調1までに一定のベース電流を流すことができる)、電流プログラム方式で書き込み電流不足を軽減できる。

その他、ゲート信号線17aとトランジスタ11aのゲート(G)端子間に積極的にコンデンサ19bを形成し、突き抜け電圧を増加させる構成も有効である(図42の(a)を参照)。このコンデンサ19bの容量は正規のコンデンサ19aの容量の1/50以上1/10以下にすることが好ましい。さらには1/40以上1/15以下とすることが好ましい。もしくはトランジスタ11bのソースーゲート(ソースードレイン(SG)もしくはゲートードレイン(GD))容量の1倍以上10倍以下にする。さらに好ましくは、SG容量の2倍以上6倍以下にすることが好ましい。なお、コンデンサ19bの形成位置は、コンデンサ19aの一方の端子(トランジスタ11aのゲート(G)端子)とトランジスタ11dのソース(S)端子間に形成または配置してもよい。この場合も容量などは先に説明した値と同様である。

突き抜け電圧発生用のコンデンサ19bの容量(容量をCb(pF)とする)は、電荷保持用のコンデンサ19aの容量(容量とCa(pF)とする)と、トランジスタ11aの白ピーク電流時(画像表示で表示最大輝度の白ラスター時)のゲート(G)端子電圧Vwを黒表示での電流を流す(基本的には電流は0である。つまり、画像表示で黒表示としている時)時のゲート(G)端子電圧Vbが関連する。こ

195

れらの関係は、

 $Ca/(200Cb) \le |Vw-Vb| \le Ca/(8Cb)$

の条件を満足させることが好ましい。なお、 | Vw-Vb | とは、 駆動用トランジスタの白表示時の端子電圧と黒表示時の端子電圧との 差の絶対値である(つまり、変化する電圧幅)。

さらに好ましくは、

 $Ca/(100Cb) \le |Vw-Vb| \le Ca/(10Cb)$

の条件を満足させることが好ましい。

トランジスタ11bはPチャンネルにし、このPチャンネルは少なくともダブルゲート以上にする。このましくは、トリプルゲート以上にする。さらに好ましくは、4ゲート以上にする。そして、トランジスタ11bのソースーゲート(SGもしくはゲートードレイン(GD)) 容量(トランジスタがオンしているときの容量)の1倍以上10倍以下のコンデンサを並列に形成または配置することが好ましい。

なお、以上の事項は、図1の画素構成だけでなく、他の画素構成でも有効である。たとえば、図42の(b)に図示するようにカレントミラーの画素構成において、突き抜けを発生させるコンデンサをゲート信号線17aまたは17bとトランジスタ11aのゲート(G)端子間に配置または形成する。スイッチングトランジスタ11cのNチャンネルはダプルゲート以上とする。もしくはスイッチングトランジスタ11c、11dをPチャンネルとし、トリプルゲート以上とする。

41の電圧プログラムの構成にあっては、ゲート信号線17cと駆 動用トランジスタ11aのゲート(G)端子間に突き抜け電圧発生用 のコンデンサ19cを形成または配置する。また、スイッチングトランジスタ11cはトリプルゲート以上とする。突き抜け電圧発生用のコンデンサ19cはトランジスタ11cのドレイン(D)端子(コンデンサ19b側)と、ゲート信号線17a間に配置してもよい。また、突き抜け電圧発生用のコンデンサ19cはトランジスタ11aのゲート(G)端子と、ゲート信号線17a間に配置してもよい。また、突き抜け電圧発生用のコンデンサ19cはトランジスタ11cのドレイン(D)端子(コンデンサ19b側)と、ゲート信号線17c間に配置してもよい。

また、電荷保持用のコンデンサ19aの容量をCaとし、スイッチング用のトランジスタ11cまたは11d)のソースーゲート容量Cc(突き抜け用のコンデンサがある場合には、その容量を加えた値)とし、ゲート信号線に印加される高電圧信号(Vgh)とし、ゲート信号線に印加される低電圧信号(Vgl)とした時、以下の条件を満足するように構成することにより、良好な黒表示を実現できる。

0.05 (V) \leq (Vgh-Vgl) × (Cc/Ca) \leq 0.8 (V)

さらに好ましくは、以下の条件を満足させることが好ましい。

 $0.1 (V) \le (Vgh-Vgl) \times (Cc/Ca) \le 0$ 5 (V)

以上の事項は図43などの画素構成にも有効である。図43の電圧 プログラムの画素構成では、トランジスタ11aのゲート(G)端子 とゲート信号線17a間に突き抜け電圧発生用のコンデンサ19bを 形成または配置する。

なお、突き抜け電圧を発生させるコンデンサ19bは、トランジス

タのソース配線とゲート配線で形成する。ただし、トランジスタ11 のソース幅を広げて、ゲート信号線17と重ねて形成する構成である から、実用上は明確にトランジスタと分離できない構成である場合が ある。

また、スイッチングトランジスタ11b、11c(図1の構成の場合)を必要以上に大きく形成することにより、見かけ上、突き抜け電圧用のコンデンサ19bを構成する方式も本発明の範疇である。スイッチングトランジスタ11b、11cはチャンネル幅W/チャンネル長 $L=6/6\mu$ mで形成することが多い。これをWと大きくすることも突き抜け電圧用のコンデンサ19bを構成することになる。例えば、W:Lの比を2:1以上20:1以下にする構成が例示される。好ましくは、W:Lの比を3:1以上10:1以下にすることがよい。

また、突き抜け電圧用のコンデンサ19bは、画素が変調するR、G、Bで大きさ(容量)を変化させることが好ましい。R、G、Bの各EL素子15の駆動電流が異なるためである。また、EL素子15のカットオフ電圧が異なるためである。そのため、EL素子15の駆動用トランジスタ11aのゲート(G)端子にプログラムする電圧(電流)が異なるからである。たとえば、Rの画素のコンデンサ11bRを0.02pFとした場合、他の色(G、Bの画素)のコンデンサ11bG、11bBを0.025pFとする。また、Rの画素のコンデンサ11bGと0.03pFとし、Bの画素のコンデンサ11bBを0.025pFとするなどである。このように、R、G、Bの画素ごとにコンデンサ11bの容量を変化させることのよりオフセットの駆動電流をRGBごとに調整することができる。したがって、各RGBの黒表

示レベルを最適値にすることができる。

以上は、突き抜け電圧発生用のコンデンサ19bの容量を変化させるとしたが、突き抜け電圧は、保持用のコンデンサ19aと突き抜け電圧発生用のコンデンサ19bをR、G、Bの画素で変化することに限定するものではない。つまり、保持用コンデンサ19aの容量を変化させてもよい。たとえば、Rの画素のコンデンサ11aRを1.0pFとした場合、Gの画素のコンデンサ11aGと1.2pFとし、Bの画素のコンデンサ11aBを0.9pFとするなどである。この時、突き抜け用コンデンサ19bの容量は、R、G、Bで共通の値とする。したがって、本発明は、保持用のコンデンサ19aと突き抜け電圧発生用のコンデンサ19bとの容量と次き抜け電圧発生用のコンデンサ19bとの容量との両方をR、G、B画素で変化させてもよい。

また、画面 5 0 の左右で突き抜け電圧用のコンデンサ 1 9 b の容量を変化させてもよい。ゲートドライバ 1 2 に近い位置にある画素 1 6 は信号供給側に配置されているので、ゲート信号の立ち上がりが速い(スルーレートが高いからである)ため、突き抜け電圧が大きくなる。ゲート信号線 1 7 端に配置(形成)されている画素は、信号波形が鈍っている(ゲート信号線 1 7 には容量があるためである)。ゲート信号の立ち上がりが遅い(スルーレートが遅い)ため、突き抜け電圧が小さくなるためである。したがって、ゲートドライバ 1 2 との接続側に近い画素 1 6 の突き抜け電圧用コンデンサ 1 9 b を小さくする。また、ゲート信号線 1 7 端はコンデンサ 1 9 b を大きくする。たとえば

、画面の左右でコンデンサの容量は10%程度変化させる。

発生する突き抜け電圧は、保持用コンデンサ19aと突き抜け電圧 発生用のコンデンサ19bの容量比で決定される。したがって、画面 の左右で突き抜け電圧発生用のコンデンサ19bの大きさを変化させ るとしたが、これに限定するものではない。突き抜け電圧発生用のコ ンデンサ19bは画面の左右で一定にし、電荷保持用のコンデンサ1 9aの容量を画面の左右で変化させてもよい。また、突き抜け電圧発 生用のコンデンサ19bと、電荷保持用のコンデンサ19a容量の両 方を画面の左右で変化させてもよいことは言うまでもない。

本発明のN倍パルス駆動の課題にEL素子15に印加する電流が瞬時的ではあるが、従来と比較してN倍大きいという問題がある。電流が大きいとEL素子の寿命を低下させる場合がある。この課題を解決するためには、EL素子15に逆バイアス電圧Vmを印加することが有効である。

以上の実施例は、1フィールド(1フレーム)内でRGBの画像データを書き換える駆動方法であった。RGBデータの書き換えは、シーケンス的に行っても良い。シーケンス的とは、1フレームと3フィールドとし、第1フィールドでRの画像データを書き換え、第2フィールドでGの画像データを書き換え、第3フィールドでBの画像データを書き換える駆動方法である。この駆動をシーケンス駆動と呼ぶ。

なお、シーケンス駆動とN倍パルス駆動、リセット駆動などの本発 明の他の駆動方法と組み合わせてもよいことは言うまでもない。また 、各駆動方法を組み合わせた駆動方法を実施した表示パネル、前記表 示パネルを用いた表示装置は本発明に包含される。

図75はシーケンス駆動を実施するための表示パネルの説明図であ

200

る。ソースドライバ回路14は接続端子996にR、G、Bデータを切り替えて出力する。したがって、ソースドライバ回路14の出力端子数は図48などの場合に比較して1/3の出力端子数ですむ。

ソースドライバ回路14から接続端子996に出力する信号は、出力切り替え回路751のよりソース信号線18R、18G、18Bに振り分けられる。出力切り替え回路751はポリシリコン技術で基板71に直接形成する。また、出力切り替え回路751はシリコンチップで形成し、COG技術で基板71に実装してもよい。また、出力切り替え回路751は切り替えスイッチ751をソースドライバ回路14の回路として、ソースドライバ回路14に内蔵させてもよい。

切り替えスイッチ 7 5 2 が R 端子に接続されている時は、ソースドライバ回路 1 4 からの出力信号は、ソース信号線 1 8 R に印加される。切り替えスイッチ 7 5 2 が G 端子に接続されている時は、ソースドライバ回路 1 4 からの出力信号は、ソース信号線 1 8 G に印加される。切り替えスイッチ 7 5 2 が B 端子に接続されている時は、ソースドライバ回路 1 4 からの出力信号は、ソース信号線 1 8 B に印加される。

なお、図76の構成では、切り替えスイッチ752がR端子に接続されている時は、切り替えスイッチのG端子およびB端子はオープンである。したがって、ソース信号線18Gおよび18Bに入力される電流は0Aである。したがって、ソース信号線18Gおよび18Bに接続された画素16は黒表示となる。

切り替えスイッチ 7 5 2 が G 端子に接続されている時は、切り替えスイッチの R 端子および B 端子はオープンである。したがって、ソース信号線 1 8 R および 1 8 B に入力される電流は 0 A である。したがって、ソース信号線 1 8 R および 1 8 B に接続された画素 1 6 は黒表

示となる。

なお、図76の構成では、切り替えスイッチ752がB端子に接続されている時は、切り替えスイッチのR端子およびG端子はオープンである。したがって、ソース信号線18Rおよび18Gに入力される電流は0Aである。したがって、ソース信号線18Rおよび18Gに接続された画素16は黒表示となる。

基本的には、1フレームが3フィールドで構成される場合、第1フィールドで、表示領域50の画素16に順次R画像データが書き込まれる。第2フィールドでは、表示領域50の画素16に順次G画像データが書き込まれる。また、第3フィールドでは、表示領域50の画素16に順次B画像が書き込まれる。

以上のように、フィールドごとにRデータ \rightarrow Gデータ \rightarrow Bデータ \rightarrow Rデータ \rightarrow ・・・・ が順次書き換えられシーケンス駆動が実現される。図1のようにスイッチングトランジスタ11dをオンオフさせて、N倍パルス駆動を実現することなどは、図5、図13、図16などで説明をした。これらの駆動方法をシーケンス駆動と組み合わせることができることは言うまでもない。

また、先に説明した実施例では、R画素16に画像データを書き込む時は、G画素およびB画素には黒データを書き込むとした。G画素16に画像データを書き込む時は、R画素およびB画素には黒データを書き込むとした。B画素16に画像データを書き込む時は、R画素およびG画素には黒データを書き込むとした。本発明はこれに限定するものではない。

たとえば、R画素16に画像データを書き込む時は、G画素および B画素の画像データは前フィールドで書き換えられた画像データを保 持するようにしてもよい。このように駆動すれば画面50輝度を明るくすることができる。G画素16に画像データを書き込む時は、R画素およびB画素の画像データは前フィールドで書き換えられた画像データを保持するようにしする。B画素16に画像データを書き込む時は、G画素およびR画素の画像データは前フィールドで書き換えられた画像データを保持する。

以上のように、書き換えている色画素以外の画素の画像データを保持するには、RGB画素でゲート信号線17aを独立に制御できるようにすればよい。たとえば、図75に図示するように、ゲート信号線17aRは、R画素のトランジスタ11b、トランジスタ11cのオンオフを制御する信号線とする。また、ゲート信号線17aGは、G画素のトランジスタ11cのオンオフを制御する信号線とする。ゲート信号線17aBは、B画素のトランジスタ11b、トランジスタ11cのオンオフを制御する信号線とする。一方、ゲート信号線17bはR画素、G画素、B画素のトランジスタ11dを共通でオンオフさせる信号線とする。

以上のように構成すれば、ソースドライバ回路14がRの画像データを出力し、スイッチ752がR接点に切り替わっているときは、ゲート信号線17aRにオン電圧を印加し、ゲート信号線aGとゲート信号線aBとにオフ電圧を印加することができる。したがって、Rの画像データをR画素16に書き込み、G画素16およびB画素16は前にフィールドの画像データを保持したままにできる。

第2フィールドでソースドライバ回路14がGの画像データを出力 し、スイッチ752がG接点に切り替わっているときは、ゲート信号 線17aGにオン電圧を印加し、ゲート信号線aRとゲート信号線a

203

Bとにオフ電圧を印加することができる。したがって、Gの画像データをG画素16に書き込み、R画素16およびB画素16は前にフィールドの画像データを保持したままにできる。

第3フィールドでソースドライバ回路14がBの画像データを出力し、スイッチ752がB接点に切り替わっているときは、ゲート信号線17aBにオン電圧を印加し、ゲート信号線aRとゲート信号線aGとにオフ電圧を印加することができる。したがって、Bの画像データをB画素16に書き込み、R画素16およびG画素16は前にフィールドの画像データを保持したままにできる。

図75の実施例では、RGBごとに画素16のトランジスタ11bをオンオフさせるゲート信号線17aを形成あるは配置するとした。しかし、本発明はこれに限定されるものではない。たとえば、図76に図示するように、RGBの画素16に共通のゲート信号線17aを形成または配置する構成であってもよい。

図75などの構成において、切り替えスイッチ752がRのソース信号線を選択しているときは、Gのソース信号線とBのソース信号線はオープンになるとして説明をした。しかし、オープン状態は電気的にはフローティング状態であり、好ましいことではない。

図76では、このフローティング状態をなくすために対策を行った 構成である。出力切り替え回路751のスイッチ752のa端子はV a a 電圧 (黒表示となる電圧) に接続されている。 b 端子はソースド ライバ回路14の出力端子と接続されている。スイッチ752はRG Bそれぞれに設けられている。

図76の状態では、スイッチ752RはVaa端子に接続されている。したがって、ソース信号線18Rには、Vaa電圧(黒電圧)が

印加されている。スイッチ752GはVaa端子に接続されている。 したがって、ソース信号線18Gには、Vaa電圧(黒電圧)が印加 されている。スイッチ752Bはソースドライバ回路14の出力端子 に接続されている。したがって、ソース信号線18Bには、Bの映像 信号が印加されている。

以上の状態では、B画素の書き換え状態であり、R画素とG画素には黒表示電圧が印加される。以上のようにスイッチ752を制御することにより、画素16の画像は書き換えられる。なお、ゲート信号線17bの制御などに関しては以前説明した実施例と同様であるので説明を省略する。

以上の実施例では、第1フィールドでR画素16を書き換え、第2フィールドでG画素16を書き換え、第3フィールドでB画素16を書き換えるとした。つまり、1フィールドごとに書き換えられる画素の色が変化する。本発明はこれに限定されるものではない。1水平走査期間(1H)ごとに書き換える画素の色を変化させてもよい。たとえば、1H目にR画素を書き換え、2H番目にG画素を書き換え、3H番目にB画素を書き換え、4H番目にR画素を書き換え、・・・・・・と駆動する方法である。もちろん、2H以上の複数水平走査期間ごとに書き換える画素の色を変化させてもよい。

図77は1日ごとに書き換える画素の色を変化させた実施例である。なお、図77から図79において、斜線でしめした画素16は、画素を書き換えずに前フィールドの画像データを保持していること、もしくは、黒表示にされていることを示している。もちろん、画素を黒表示したり、前フィールドのデータを保持したりと繰り返し実施しても

205

よい。

なお、図75から図79の駆動方式において、図13などのN倍パルス駆動やM行同時駆動を実施してもよいことは言うまでもない。図75から図79などは画素16の書き込み状態を説明している。EL素子15の点灯制御は説明しないが、以前あるいは以降に説明する実施例を組み合わせることができることは言うまでもない。

また、1フレームは3フィールドで構成されることに限定されるものではない。2フィールドでもよいし、4フィールド以上でもよい。1フレームが2フィールドで、RGBの3原色の場合は、第1フィールドで、RとG画素を書き換え、第2フィールドでB画素を書き換えるという実施例が例示される。また、1フレームが4フィールドで、RGBの3原色の場合は、第1フィールドで、R画素を書き換え、第2フィールドでG画素を書き換え、第3フィールドと第4フィールドでB画素を書き換えるという実施例が例示される。これらのシーケンスは、RGBのEL素子15の発光効率を考慮して検討することのより効率よくホワイトバランスをとることができる。

以上の実施例では、第1フィールドでR画素16を書き換え、第2フィールドでG画素16を書き換え、第3フィールドでB画素16を書き換え、第3フィールドでB画素16を書き換えるとした。つまり、1フィールドごとに書き換えられる画素の色が変化する。

図77の実施例では、第1フィールドの1H目にR画素を書き換え、2H番目にG画素を書き換え、3H番目にB画素を書き換え、4H番目にR画素を書き換え、4H番目にR画素を書き換え、・・・・と駆動する方法である。もちろん、2H以上の複数水平走査期間ごとに書き換える画素の色を変化させてもよいし、1/3フィールドごとに書き換える画素の色を変化

206

させてもよい。

図77の実施例では、第1フィールドの1H目にR画素を書き換え、2H番目にG画素を書き換え、3H番目にB画素を書き換え、4H番目にR画素を書き換える。第2フィールドの1H目にG画素を書き換え、2H番目にB画素を書き換え、3H番目にR画素を書き換え、4H番目にG画素を書き換える。第3フィールドの1H目にB画素を書き換え、2H番目にR画素を書き換え、3H番目にG画素を書き換え、4H番目にB画素を書き換える。

以上のように、各フィールドでR、G、B画素を任意にあるいは所定の規則性を持って書き換えることにより、R、G、Bのカラーセパレーションを防止することができる。また、フリッカの発生も抑制できる。

図78では、1Hごとに書き換えられる画素16の色数は複数となっている。図77では、第1フィールドにおいて、1H番目は書き換えられる画素16はR画素であり、2H番目は書き換えられる画素16はG画素である。また、3H番目は書き換えられる画素16はB画素であり、4H番目は書き換えられる画素16はR画素である。

図78では、1Hごとに、書き換える画素の色位置を異ならせている。各フィールドでR、G、B画素を異ならせ(所定の規則性を持っていてもよいことは言うまでもない)、順次書き換えることにより、R、G、Bのカラーセパレーションを防止することができる。また、フリッカの発生も抑制できる。

なお、図78の実施例においても、各絵素 (RGB画素の組)では、RGBの点灯時間あるいは発光強度を一致させる。このことは、図76、図77などの実施例においても同然、実施することは言うまで

もない。色ムラになるからである。

図78のように、1Hごとに書き換える画素の色数(図78の第1フィールドの1H番目は、R、G、Bの3色が書き換えられている)を複数にするのは、図75において、ソースドライバ回路14が各出力端子に任意 (一定の規則性があってもよい)の色の映像信号を出力できるように構成し、スイッチ752が接点R、G、Bを任意 (一定の規則性があってもよい)に接続できるように構成すればよい。

図79の実施例の表示パネルでは、RGBの3原色に加えて、W(白)の画素16Wを有している。画素16Wを形成または配置することのより、色ピーク輝度を良好に実現できる。また、高輝度表示を実現できる。図79の(a)は1画素行に、R、G、B、W画素16を形成した実施例である。図79の(b)は、1画素行ごとに、RGB、Wの画素16を配置した構成である。

図79の駆動方法においても、図77、図78などの駆動方式を実施できることは言うまでもない。また、N倍パルス駆動や、M画素行同時駆動などを実施できることは言うまでもない。これらの事項は、 当業者であれば本明細書により容易に具現化できるので説明を省略する。

なお、本発明は説明を容易にするため、本発明の表示パネルはRGBの3原色を有するとして説明しているが、これに限定するものではない。RGBに加えて、シアン、イエロー、マゼンダを加えても良いし、R、G、Bのいずれかの単色、R、G、Bのいずれかの2色を用いた表示パネルであってもよい。

また、以上のシーケンス駆動方式では、フィールドごとにRGBを 操作するとしてが、本発明はこれに限定されるものではないことは言 うまでもない。また、図75から図79の実施例は、画素16に画像 データを書き込む方法について説明したものである。図1などのトラ ンジスタ11dを操作し、EL素子15に電流を流して画像を表示す る方式を説明したものではない(もちろん、関連している)。EL素 子15に流れる電流は、図1の画素構成では、トランジスタ11dを 制御することにより行う。

また、図77、図78などの駆動方法では、トランジスタ11d(図1の場合)を制御することにより、RGB画像を順次表示することができる。たとえば、図80の(a)は1フレーム(1フィールド)期間にR表示領域53R、G表示領域53G、B表示領域53Bを画面の上から下方向(下方向から上方向でもよい)に走査する。RGBの表示領域以外の領域は非表示領域52とする。つまり、間欠駆動を実施する。

図80の(b)は1フィールド(1フレーム)期間にRGB表示領域53を複数発生するように実施した実施例である。この駆動方法は、図16の駆動方法と類似である。したがって、説明を必要としないであろう。図80の(b)に表示領域53を複数に分割することにより、フリッカの発生はより低フレームレートでもなくなる。

図81の(a)は、RGBの表示領域53で表示領域53の面積を 異ならせたものである(表示領域53の面積は点灯期間に比例することは言うまでもない)。図81の(a)では、R表示領域53RとG表示領域53Gと面積を同一にしている。G表示領域53GよりB表示領域53Bの面積を大きくしている。有機EL表示パネルでは、Bの発光効率が悪い場合が多い、図81の(a)のようにB表示領域53Bを他の色の表示領域53よりも大きくすることにより、効率よく ホワイトバランスをとることができるようになる。

図81の(b)は、1フィールド(フレーム)期間で、B表示期間53Bが複数(53B1、53B2)となるようにした実施例である。図81の(a)は1つのB表示領域53Bを変化させる方法であった。変化させることによりホワイトバランスを良好に調整できるようにする。図81の(b)は、同一面積のB表示領域53Bを複数表示させることにより、ホワイトバランスを良好にする。

本発明の駆動方式は図81の(a)と図81の(b)のいずれに限定するものではない。R、G、Bの表示領域53を発生し、また、間欠表示することにより、結果として動画ボケを対策し、画素16への書き込み不足を改善することを目的としている。なお、図16の駆動方法では、R、G、Bが独立の表示領域53は発生しない。RGBが同時に表示される(W表示領域53が表示されると表現すべきである)。なお、図81の(a)と図81の(b)とは組み合わせてもよいことはいうまでもない。たとえば、図81の(a)のRGBの表示面積53を変化し、かつ図81の(b)のRGBの表示領域53を複数発生させる駆動方法の実施である。

なお、図80から図81の駆動方式は、図75から図79の本発明の駆動方式に限定されるものではない。図41のように、RGBごとにEL素子15(EL素子15R、EL素子15G、EL素子15B)に流れる電流を制御できる構成あれば、図80、図81の駆動方式を容易に実施できることは言うでもないであろう。ゲート信号線17bRにオンオフ電圧を印加することにより、R画素16Rをオンオフ制御することができる。ゲート信号線17bGにオンオフ電圧を印加することにより、G画素16Gをオンオフ制御することができる。

ゲート信号線17bBにオンオフ電圧を印加することにより、B画素16Bをオンオフ制御することができる。

また、以上の駆動を実現するためには、図82に図示するように、 ゲート信号線17bRを制御するゲートドライバ回路12bR、ゲート信号線17bGを制御するゲートドライバ回路12bG、ゲート信号線17bBを制御するゲートドライバ回路12bBを形成または配置すればよい。図82のゲートドライバ12bR、12bG、12bBを図6などで説明した方法で駆動することにより、図80、図81の駆動方法を実現できる。もちろん、図82の表示パネルの構成で、図16の駆動方法なども実現できることは言うまでもない。

また、図75から図78の構成で、画像データを書き換える画素16以外の画素16に、黒画像データを書き換える方式であれば、EL素子15Rを制御するゲート信号線17bR、EL素子15Gを制御するゲート信号線17bG、EL素子15Bを制御するゲート信号線bBが分離されておらず、RGB画素に共通のゲート信号線17bであっても、図80、図81の駆動方式を実現できることは言うまでもない。

EL素子15において、電子は陰極 (カソード) より電子輸送層に 注入されると同時に正孔も陽極 (アノード) から正孔輸送層に注入さ れる。注入された電子、正孔は印加電界により対極に移動する。その 際、有機層中にトラップされたり、発光層界面でのエネルギー準位の 差によりのようにキャリアが蓄積されたりする。

有機層中に空間電荷が蓄積されると分子が酸化もしくは還元され、 生成されたラジカル陰イオン分子もしくはラジカル陽イオン分子が不 安定であることで、膜質の低下により輝度の低下および定電流駆動時

211

の駆動電圧の上昇を招くことが知られている。これを防ぐために、一 例としてデバイス構造を変化させ、逆方向電圧を印加している。

逆バイアス電圧が印加されると、逆方向電流が印加されるため、注入された電子及び正孔がそれぞれ陰極及び陽極へ引き抜かれる。これにより、有機層中の空間電荷形成を解消し、分子の電気化学的劣化を抑えることで寿命を長くすることが可能となる。

図45は、逆バイアス電圧VmとEL素子15の端子電圧の変化を示している。この端子電圧とは、EL素子15に定格電流を印加した時である。図45はEL素子15に流す電流が電流密度100A/平方メーターの場合であるが、図45の傾向は、電流密度50~100A/平方メーターの場合とほとんど差がなかった。したがって、広い範囲の電流密度で適用できると推定される。

縦軸は初期のEL素子15の端子電圧に対して、2500時間後の端子電圧との比である。たとえば、経過時間0時間において、電流密度100A/平方メーターの電流の印加した時の端子電圧が8(V)とし、経過時間2500時間において、電流密度100A/平方メーターの電流の印加した時の端子電圧が10(V)とすれば、端子電圧比は、10/8=1.25である。

212

子電圧×t2) = $|-8(V) \times 0.5|/(8(V) \times 0.5) =$ 1.0となる。

図45によれば、|逆バイアス電圧×t1|/(定格端子電圧×t2)が1.0以上で端子電圧比の変化はなくなる(初期の定格端子電圧から変化しない)。逆バイアス電圧Vmの印加による効果がよく発揮されている。しかし、|逆バイアス電圧×t1|/(定格端子電圧×t2)が1.75以上で端子電圧比は増加する傾向にある。したがって、|逆バイアス電圧×t1|/(定格端子電圧×t2)は1.0以上にするように逆バイアス電圧Vmの大きさおよび印加時間比t1(もしくはt2、あるいはt1とt2との比率)を決定するとよい。また、好ましくは、|逆バイアス電圧×t1|/(定格端子電圧×t2)は1.75以下になるように逆バイアス電圧Vmの大きさおよび印加時間比t1などを決定するとよい。

ただし、バイアス駆動を行う場合は、逆バイアスVmと定格電流とを交互に印加する必要がある。図46のようにサンプルAとBとの単位時間あたりの平均輝度を等しくしようとすると、逆バイアス電圧を印加する場合は、印加しない場合に比較して瞬時的には高い電流を流す必要がある。そのため、逆バイアス電圧Vmを印加する場合(図46のサンプルA)のEL素子15の端子電圧も高くなる。

しかし、図45では、逆バイアス電圧を印加する駆動方法でも、定格端子電圧V0とは、平均輝度を満足する端子電圧(つまり、EL素子15を点灯する端子電圧)とする(本明細書の具体例によれば、電流密度200A/平方メーターの電流の印加した時の端子電圧である。ただし、1/2デューティであるので、1周期の平均輝度は電流密度200A/平方メーターでの輝度となる)。

WO 03/091978

以上の事項は、EL素子15を、白ラスター表示(画面全体のEL素子に最大電流を印加している場合)を想定している。しかし、EL表示装置の映像表示を行う場合は、自然画であり、階調表示を行う。したがって、たえず、EL素子15の白ピーク電流(最大白表示で流れる電流。本明細書の具体例では、平均電流密度100A/平方メーターの電流)が流れているのではない。

一般的に、映像表示を行う場合は、各EL素子15に印加される電流(流れる電流)は、白ピーク電流(定格端子電圧時に流れる電流。本明細書の具体例によれば、電流密度100A/平方メーターの電流)の約0.2倍である。

したがって、図45の実施例では、映像表示を行う場合は横軸の値に 0.2をかけるものとする必要がある。したがって、一逆バイアス電圧×t1|/(定格端子電圧×t2)は 0.2以上にするように逆バイアス電圧Vmの大きさおよび印加時間比t1(もしくはt2、あるいはt1とt2との比率など)を決定するとよい。また、好ましくは、一逆バイアス電圧×t1|/(定格端子電圧×t2)は1.75×0.2=0.35以下になるように逆バイアス電圧Vmの大きさおよび印加時間比t1などを決定するとよい。

つまり、図45の横軸(|逆バイアス電圧×t1|/(定格端子電圧×t2))において、1.0の値を0.2とする必要がある。したがって、表示パネルに映像を表示する(この使用状態が通常であろう。白ラスターを常時表示することはないであろう)時は、|逆バイアス電圧×t1|/(定格端子電圧×t2)が0.2よりも大きくなるように、逆バイアス電圧Vmを所定時間 t1 印加するようにする。また、|逆バイアス電圧×t1|/(定格端子電圧×t2)の値が大きく

なっても、図45で図示するように、端子電圧比の増加は大きくない。 したがって、上限値は白ラスター表示を実施することも考慮して、 | 逆バイアス電圧× t 1 | / (定格端子電圧× t 2) の値が1.75以 下を満足するようにすればよい。

以下、図面を参照しながら、本発明の逆バイアス方式について説明をする。なお、本発明はEL素子15に電流が流れていない期間に逆バイアス電圧Vm(電流)を印加することを基本とする。しかし、これに限定するものではない。たとえば、EL素子15に電流が流れている状態で、強制的に逆バイアス電圧Vmを印加してもよい。なお、この場合は、結果としてEL素子15には電流が流れず、非点灯状態(黒表示状態)となるであろう。また、本発明は、主として電流プログラムの画素構成で逆バイアス電圧Vmを印加することを中心として説明するがこれに限定するものではない。

逆バイアス駆動の画素構成では、図47に図示するように、トランジスタ11gをNチャンネルとする。もちろん、Pチャンネルでもよい。

図47では、ゲート電位制御線473に印加する電圧を逆バイアス線471に印加している電圧よりも高くすることにより、トランジスタ11g (N) がオンし、EL素子15のアノード電極に逆バイアス電圧Vmが印加される。

また、図47の画素構成などにおいて、ゲート電位制御線473を常時、電位固定して動作させてもよい。たとえば、図47においてV k 電圧が0 (V) とする時、ゲート電位制御線473の電位を0 (V) 以上(好ましくは2 (V) 以上)にする。なお、この電位をV s g とする。この状態で、逆バイアス線471の電位を逆バイアス電圧V

215

m (0 (V) 以下、好ましくはVkより-5 (V) 以上小さい電圧)にすると、トランジスタ11g (N) がオンし、EL素子15のアノードに、逆バイアス電圧Vmが印加される。逆バイアス線471の電圧をゲート電位制御線473の電圧(つまり、トランジスタ11gのゲート (G) 端子電圧)よりも高くすると、トランジスタ11gはオフ状態であるため、EL素子15には逆バイアス電圧Vmは印加されない。もちろん、この状態の時に、逆バイアス線471をハイインピーダンス状態(オープン状態など)としてもよいことは言うまでもない。

また、図48に図示するように、逆バイアス線471を制御するゲートドライバ回路12cを別途形成または配置してもよい。ゲートドライバ回路12cは、ゲートドライバ回路12aと同様に順次シフト動作し、シフト動作に同期して、逆バイアス電圧を印加する位置がシフトされる。

以上の駆動方法では、トランジスタ11gのゲート(G)端子は電位固定し、逆バイアス線471の電位を変化させるだけで、EL素子15に逆バイアス電圧Vmを印加することができる。したがって、逆バイアス電圧Vmの印加制御が容易である。また、トランジスタ11gのゲート(G)端子とソース(S)端子間に印加される電圧を低減できる。このことは、トランジスタ11gがPチャンネルの場合も同様である。

また、逆バイアス電圧Vmの印加は、EL素子15に電流を流していない時に行うものである。したがって、トランジスタ11 d がオンしていない時に、トランジスタ11 g をオンさせることにより行えばよい。つまり、トランジスタ11 d のオンオフロジックの逆をゲート

電位制御線473に印加すればよい。たとえば、図47では、ゲート信号線17bにトランジスタ11dおよびトランジスタ11gのゲート(G)端子を接続すればよい。トランジスタ11dはPチャンネルであり、トランジスタ11gはNチャンネルであるため、オンオフ動作は反対となる。

図49は逆バイアス駆動のタイミングチャートである。なお、チャート図において(1)(2)などの添え字は、画素行を示している。説明を容易にするため、(1)とは、第1画素行目と示し、(2)とは第2画素行目を示すとして説明をするが、これに限定するものではない。(1)がN画素行目を示し、(2)がN+1画素行目を示すと考えても良い。以上のことは他の実施例でも、特例を除いて同様である。また、図49などの実施例では、図1などの画素構成を例示して説明をするがこれに限定されるものではない。たとえば、図41、図38などの画素構成においても適用できるものである。

第1画素行目のゲート信号線17a(1)にオン電圧(Vg1)が 印加されている時には、第1画素行目のゲート信号線17b(1)に はオフ電圧(Vgh)が印加される。つまり、トランジスタ11dは オフであり、EL素子15には電流が流れていない。

逆バイアス線 471 (1) には、Vs1電圧(トランジスタ 11gがオンする電圧)が印加される。したがって、トランジスタ 11gがオンし、EL素子 15 には逆バイアス電圧が印加されている。逆バイアス電圧は、ゲート信号線 17b にオフ電圧(Vgh)が印加された後、所定期間(1H01/200以上の期間、または、 $0.5\mu se$ c)後に、逆バイアス電圧が印加される。また、ゲート信号線 17b にオン電圧(Vgl)が印加される所定期間(1H01/200以上

の期間、または、 $0.5\mu sec$)前に、逆バイアス電圧がオフされる。これは、トランジスタ11dとトランジスタ11gが同時にオンとなることを回避するためである。

次の水平走査期間(1 H)には、ゲート信号線17 aにはオフ電圧 (Vgh) が印加され、第2 画素行が選択される。つまり、ゲート信号線17 bにはオン電圧 (Vg1) が印加される。一方、ゲート信号線17 bにはオン電圧 (Vg1) が印加され、トランジスタ11 dがオンして、EL素子15にトランジスタ11 aから電流が流れEL素子15 が発光する。また、逆バイアス線471(1)にはオフ電圧 (Vsh) が印加されて、第1 画素行(1)のEL素子15には逆バイアス電圧が印加されないようになる。第2 画素行の逆バイアス線471(2)にはVs1電圧(逆バイアス電圧)が印加される。

以上の動作を順次くりかえすことにより、1画面の画像が書き換えられる。以上の実施例では、各画素にプログラムされている期間に、逆バイアス電圧を印加するという構成であった。しかし、図48の回路構成はこれに限定されるものではない。複数の画素行に連続して逆バイアス電圧を印加することもできることは明らかである。また、ブロック駆動(図40参照)や、N倍パルス駆動、リセット駆動、ダミー画素駆動とも組み合わせることができることは明らかである。

また、逆バイアス電圧の印加は、画像表示の途中に実施することに限定するものではない。EL表示装置の電源オフ後、一定の期間の間、逆バイアス電圧が印加されるように構成してもよい。

以上の実施例は、図1の画素構成の場合であったが、他の構成においても、図38、図41などの逆バイアス電圧を印加する構成に適用できることは言うまでもない。たとえば、図50は電流プログラム方

式の画素構成である。

図50は、カレントミラーの画素構成である。トランジスタ11cは画素選択素子である。ゲート信号線17a1にオン電圧を印加することにより、トランジスタ11cがオンする。トランジスタ11dはリセット機能と、駆動用トランジスタ11aのドレイン(D)ーゲート(G)端子間をショート(GDショート)する機能を有するスイッチ素子である。トランジスタ11dはゲート信号線17a2にオン電圧を印加することによりオンする。

トランジスタ11dは、該当画素が選択する1H(1水平走査期間、つまり1画素行)以上前にオンする。好ましくは3H前にはオンさせる。3H前とすれば、3H前にトランジスタ11dがオンし、トランジスタ11aのゲート(G)端子とドレイン(D)端子がショートされる。そのため、トランジスタ11aはオフする。したがって、トランジスタ11bには電流が流れなくなり、EL素子15は非点灯となる。

EL素子15が非点灯状態の時、トランジスタ11gがオンし、E L素子15に逆バイアス電圧が印加される。したがって、逆バイアス 電圧は、トランジスタ11dがオンされている期間、印加されること になる。そのため、ロジック的にはトランジスタ11dとトランジス タ11gとは同時にオンすることになる。

トランジスタ11gのゲート(G)端子はVsg電圧が印加されて 固定されている。逆バイアス線471をVsg電圧より十分に小さな 逆バイアス電圧を逆バイアス線471に印加することによりトランジ スタ11gがオンする。

その後、前記該当画素に映像信号が印加(書き込まれる)される水

219

平走査期間がくると、ゲート信号線17a1にオン電圧が印加され、トランジスタ11cがオンする。したがって、ソースドライバ回路14からソース信号線18に出力された映像信号電圧がコンデンサ19に印加される(トランジスタ11dはオン状態が維持されている)。

トランジスタ11dをオンさせると黒表示となる。1フィールド(1フレーム)期間に占めるトランジスタ11dのオン期間が長くなるほど、黒表示期間の割合が長くなる。したがって、黒表示期間が存在しても1フィールド(1フレーム)の平均輝度を所望値とするためには、表示期間の輝度を高くする必要がある。つまり、表示期間にEL素子15に流す電流と大きくする必要がある。この動作は、本発明のN倍パルス駆動である。したがって、N倍パルス駆動と、トランジスタ11dをオンさせて黒表示とする駆動とを組み合わせることが本発明の1つの特徴ある動作である。また、EL素子15が非点灯状態で、逆バイアス電圧をEL素子15に印加することが本発明の特徴ある構成(方式)である。

以上の実施例では、画像表示時において、画素が非点灯時に逆バイアス電圧を印加する方式であったが、逆バイアス電圧を印加する構成はこれに限定するものではない。画像を非表示に逆バイアス電圧を印加するのであれば、逆バイアス用のトランジスタ11gを各画素に形成する必要はない。非点灯時とは、表示パネルの使用を終了した後、あるいは使用前に逆バイアス電圧を印加する構成である。

例えば、図1の画素構成において、画素16を選択し(トランジスタ11b、トランジスタ11cをオンさせる)、ソースドライバIC (回路) 14から、ソースドライバICが出力できる低い電圧VO(例えば、GND電圧)を出力して駆動用トランジスタ11aのドレイ

ン端子 (D) に印加する。この状態でトランジスタ11 dもオンさせればELのアノード端子にV0電圧が印加される。同時に、EL素子15のカソードVkにV0電圧に対し、-5~-15 (V) 低い電圧Vm電圧を印加すればEL素子15に逆バイアス電圧が印加される。また、Vdd電圧もV0電圧より0~-5 (V) 低い電圧を印加することにより、トランジスタ11 aもオフ状態となる。以上のようにソースドライバ回路14から電圧を出力し、ゲート信号線17を制御することにより、逆バイアス電圧をEL素子15に印加することができる。

N倍パルス駆動は、1フィールド(1フレーム)期間内において、1度、黒表示をしても再度、EL素子15に所定の電流(プログラムされた電流(コンデンサ19に保持されている電圧による))を流すことができる。しかし、図50の構成では、一度、トランジスタ11 dがオンすると、コンデンサ19の電荷は放電(減少を含む)されるため、EL素子15に所定の電流(プログラムされた電流を流すことができない。しかし、回路動作が容易であるという特徴がある。

なお、以上の実施例は画素が電流プログラムの画素構成であったが 、本発明はこれに限定するものではなく、図38、図50のような他 の電流方式の画素構成にも適用することができる。また、図51、図 54、図62に図示するような電圧プログラムの画素構成でも適用す ることができる。

図51は電圧プログラム方式の画素構成である。トランジスタ11bが選択スイッチング素子であり、トランジスタ11aがEL素子15に電流を印加する駆動用トランジスタである。この構成で、EL素子15のアノードに逆バイアス電圧印加用のトランジスタ(スイッチ

221

ング素子)11gを配置(形成)している。

図51の画素構成では、EL素子15に流す電流は、ソース信号線 18に印加され、トランジスタ11bが選択されることにより、トラ ンジスタ11aのゲート(G)端子に印加される。

まず、図51の構成を説明するために、基本動作について図52を 用いて説明をする。図51の画素構成は電圧オフセットキャンセラと いう構成であり、初期化動作、リセット動作、プログラム動作、発光 動作の4段階で動作する。

水平同期信号(HD)後、初期化動作が実施される。ゲート信号線17bにオン電圧が印加され、トランジスタ11gがオンする。また、ゲート信号線17aにもオン電圧が印加され、トランジスタ11cがオンする。この時、ソース信号線18にはVdd電圧が印加される。したがって、コンデンサ19bのa端子にはVdd電圧が印加されることになる。この状態で、駆動用トランジスタ11aはオンし、EL素子15に僅かな電流が流れる。この電流により駆動用トランジスタ11aの動作点よりも大きな絶対値の電圧値となる。

次にリセット動作が実施される。ゲート信号線17bにオフ電圧が印加され、トランジスタ11eがオフする。一方、ゲート信号線17 c にT 1 の期間、オン電圧が印加され、トランジスタ11bがオンする。このT 1 の期間がリセット期間である。また、ゲート信号線17 a には1 Hの期間、継続してオン電圧が印加される。なお、T 1 は1 H期間の2 0 %以上9 0 %以下の期間とすることが好ましい。もしくは、2 0 μ s e c 以上1 6 0 μ s e c 以下の時間とすることが好ましい。また、コンデンサ19 b (Cb) とコンデンサ19 a (Ca) の

容量の比率は、Cb:Ca=6:1以上1:2以下とすることが好ましい。

リセット期間では、トランジスタ11bのオンにより、駆動用トランジスタ11aのゲート(G)端子とドレイン(D)端子間がショートされる。したがって、トランジスタ11aのゲート(G)端子電圧とドレイン(D)端子電圧が等しくなり、トランジスタ11aはオフセット状態(リセット状態:電流が流れない状態)となる。このリセット状態とはトランジスタ11aのゲート(G)端子が、電流を流し始める開始電圧近傍になる状態である。このリセット状態を維持するゲート電圧はコンデンサ19bのb端子に保持される。したがって、コンデンサ19には、オフセット電圧(リセット電圧)が保持されていることになる。

次のプログラム状態では、ゲート信号線17cにオフ電圧が印加されトランジスタ11bがオフする。一方、ソース信号線18には、Tdの期間、DATA電圧が印加される。したがって、駆動用トランジスタ11aのゲート(G)端子には、DATA電圧+オフセット電圧(リセット電圧)が加えられたものが印加される。そのため、駆動用トランジスタ11aはプログラムされた電流を流せるようになる。

プログラム期間後、ゲート信号線17aにはオフ電圧が印加され、トランジスタ11cはオフ状態となり、駆動用トランジスタ11aはソース信号線18から切り離される。また、ゲート信号線17cにもオフ電圧が印加され、トランジスタ11bがオフし、このオフ状態は1Fの期間保持される。一方、ゲート信号線17bには、必要に応じてオン電圧とオフ電圧とが周期的に印加される。つまり、図13、図15などのN倍パルス駆動などと組み合わせること、インターレース

駆動と組み合わせることによりさらに良好な画像表示を実現できる。 また、逆バイアス駆動と組み合わせることができる。以上のように本 発明の駆動方式は、図1などの電流駆動方式の画素構成に限定される ものではなく、電圧プログラム方式の画素構成にも適用できる。

図52の駆動方式では、リセット状態でコンデンサ19には、トランジスタ11aの開始電流電圧(オフセット電圧、リセット電圧)が保持される。そのため、このリセット電圧がトランジスタ11aのゲート(G)端子に印加されている時が、最も暗い黒表示状態である。しかし、ソース信号線18と画素16とのカップリング、コンデンサ19への突き抜け電圧あるいはトランジスタの突き抜けにより、黒浮き(コントラスト低下)が発生する。したがって、図53で説明した駆動方法では、表示コントラストを高くすることができない。

逆バイアス電圧VmをEL素子15に印加するためには、トランジスタ11aがオフさせる必要がある。トランジスタ11aをオフさせるためには、トランジスタ11aのVdd端子とゲート(G)端子間をショートすればよい。この構成については、後に図53を用いて説明をする。

また、ソース信号線18にVdd電圧またはトランジスタ11aを オフさせる電圧を印加し、トランジスタ11bをオンさせてトランジスタ11aのゲート(G)端子に印加させてもよい。この電圧によりトランジスタ11aがオフする(もしくは、ほとんど、電流が流れないような状態にする(略オフ状態:トランジスタ11aが高インピーダンス状態))。その後、トランジスタ11gをオンさせて、EL素子15に逆バイアス電圧を印加する。この逆バイアス電圧Vmの印加は、全画素同時に行ってもよい。つまり、ソース信号線18にトラン

ジスタ11aを略オフする電圧を印加し、すべての(複数の)画素行のトランジスタ11bをオンさせる。したがって、トランジスタ11aがオフする。その後、トランジスタ11gをオンさせて、逆バイアス電圧をEL素子15に印加する。その後、順次、各画素行に映像信号を印加し、表示装置に画像を表示する。

次に、図51の画素構成におけるリセット駆動について説明をする。図53はその実施例である。図53に示すように画素16aのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aは次段画素16bのリセット用トランジスタ11bのゲート(G)端子に接続されている。同様に、画素16bのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aは次段画素16cのリセット用トランジスタ11bのゲート(G)端子に接続されている。

したがって、画素16aのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16aが電圧プログラム状態となるとともに、次段画素16bのリセット用トランジスタ11bがオンし、画素16bの駆動用トランジスタ11aがリセット状態となる。同様に、画素16bのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16bが電流プログラム状態となるとともに、次段画素16cのリセット用トランジスタ11bがオンし、画素16cの駆動用トランジスタ11aがリセット状態となる。したがって、容易に前段ゲート制御方式によるリセット駆動を実現できる。また、各画素あたりのゲート信号線の引き出し本数を減少させることができる。

さらに詳しく説明する。図53の(a)のようにゲート信号線17 に電圧が印加されているとする。つまり、画素16aのゲート信号線 17aにオン電圧が印加され、他の画素16のゲート信号線17aにオフ電圧が印加されているとする。また、ゲート信号線17bは画素16a、16bにはオフ電圧が印加され、画素16c、16dにはオン電圧が印加されているとする。

この状態では、画素16aは電圧プログラム状態で非点灯、画素16bはリセット状態で非点灯、画素16cはプログラム電流の保持状態で点灯、画素16dはプログラム電流の保持状態で点灯状態である。

1 H後、制御用ゲートドライバ回路12のシフトレジスタ回路61 内のデータが1ビットシフトし、図53の(b)の状態となる。図53の(b)の状態は、画素16aはプログラム電流保持状態で点灯、画素16bは電流プログラム状態で非点灯、画素16cはリセット状態で非点灯、画素16dはプログラム保持状態で点灯状態である。

以上のことから、各画素は前段に印加されたゲート信号線17aの 電圧により、次段の画素の駆動用トランジスタ11aがリセットされ 、次の水平走査期間に電圧プログラムが順次行われることがわかる。

図43に図示する電圧プログラムの画素構成でも前段ゲート制御を 実現できる。図54は図43の画素構成を前段ゲート制御方式の接続 とした実施例である。

図54に示すように画素16aのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aは次段画素16bのリセット用トランジスタ11eのゲート(G)端子に接続されている。同様に、画素16bのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aは次段画素16cのリセット用トランジスタ11eのゲート(G)端子に接続されている。

したがって、画素16aのトランジスタ11bのゲート(G)端子

に接続されたゲート信号線17aにオン電圧を印加すると、画素16aが電圧プログラム状態となるとともに、次段画素16bのリセット用トランジスタ11eがオンし、画素16bの駆動用トランジスタ11aがリセット状態となる。同様に、画素16bのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16bが電流プログラム状態となるとともに、次段画素16cのリセット用トランジスタ11eがオンし、画素16cの駆動用トランジスタ11aがリセット状態となる。したがって、容易に前段ゲート制御方式によるリセット駆動を実現できる。

さらに詳しく説明する。図55の(a)のようにゲート信号線17に電圧が印加されているとする。つまり、画素16aのゲート信号線17aにオン電圧が印加され、他の画素16のゲート信号線17aにオフ電圧が印加されているとする。また、すべての逆バイアス用トランジスタ11gはオフ状態であるとする。

この状態では、画素 1 6 a は電圧プログラム状態、画素 1 6 b はリセット状態、画素 1 6 c はプログラム電流の保持状態、画素 1 6 d はプログラム電流の保持状態である。

1 H後、制御用ゲートドライバ回路12のシフトレジスタ回路61 内のデータが1ビットシフトし、図55の(b)の状態となる。図55の(b)の状態は、画素16aはプログラム電流保持状態、画素16bは電流プログラム状態、画素16cはリセット状態、画素16dはプログラム保持状態である。

以上のことから、各画素は前段に印加されたゲート信号線17aの 電圧により、次段の画素の駆動用トランジスタ11aがリセットされ 、次の水平走査期間に電圧プログラムが順次行われることがわかる。 電流駆動方式では、完全黒表示では、画素の駆動用トランジスタ1 1にプログラムされる電流は0である。つまり、ソースドライバ回路 14からは電流が流れない。電流が流れなければ、ソース信号線18 に発生した寄生容量を充放電することができず、ソース信号線18の 電位を変化させることができない。したがって、駆動用トランジスタ のゲート電位も変化しないことになり、1フレーム(フフィールド) (1F)前の電位がコンデンサ19に蓄積されたままとなる。たとえば、1フレーム前が白表示で、次のフレームが完全黒表示であっても 白表示が維持されることになる。こ

の課題を解決するため、本発明では、1水平走査期間(1H)の最初に黒レベルの電圧をソース信号線18に書き込んでから、ソース信号線18にプログラムする電流を出力する。たとえが、映像データが黒レベルに近い0階調目~7階調目の場合、1水平期間のはじめの一定期間だけ黒レベルに相当する電圧が書き込まれて、電流駆動の負担が減り、書き込み不足を補うことが可能となる。なお、完全黒表示を0階調目とし、完全白表示を63階調目とする(64階調表示の場合)。

なお、プリチャージを行う階調は、黒表示領域に限定すべきである。 つまり、書き込み画像データを判定し、黒領域階調(低輝度、つまり 、電流駆動方式では、書き込み電流が小さい(微小))を選択しプリ チャージする(選択プリチャージ)。全階調データに対し、プリチャ ージすると、今度は、白表示領域で、輝度の低下(目標輝度に到達し ない)が発生する。また、画像に縦筋が表示される。

好ましくは、階調データの階調 0 から 1 / 8 の領域の階調で、選択 プリチャージを行う(たとえば、6 4 階調の時は、0 階調目から7 階 調目までの画像データの時、プリチャージを行ってから、画像データ を書き込む)。さらに、好ましくは、階調データの階調 0 から 1 / 1 6 の領域の階調で、選択プリチャージを行う(たとえば、6 4 階調の時は、0 階調目から 3 階調目までの画像データと時、プリチャージを行ってから、画像データを書き込む)。

特に黒表示で、コントラストを高くするためには、階調 0 のみを検出してプリチャージする方式も有効である。極めて黒表示が良好になる。問題は、画面全体が階調 1、2 の場合に画面が黒浮きして見えることである。したがって、階調データの階調 0 から 1 / 8 の領域の階調と、一定の範囲で選択プリチャージを行う。

なお、プリチャージの電圧、階調範囲は、R、G、Bで異ならせる ことも有効である。EL表示素子15は、R、G、Bで発光開始電圧 、発光輝度が異なっているからである。たとえば、Rは、階調データ の階調0から1/8の領域の階調で、選択プリチャージを行う(たと えば、64階調の時は、0階調目から7階調目までの画像データの時 、プリチャージを行ってから、画像データを書き込む)。他の色(G 、B)は、階調データの階調 0 から1/16の領域の階調で、選択プ リチャージを行う(たとえば、64階調の時は、0階調目から3階調 目までの画像データと時、プリチャージを行ってから、画像データを 書き込む)などの制御を行う。また、プリチャージ電圧も、Rは7(V) であれば、他の色(G、B)は、7. 5 (V) の電圧をソース信 号線18に書き込むようにする。最適なプリチャージ電圧は、EL表 示パネルの製造ロットで異なることが多い。したがって、プリチャー ジ電圧は、外部ボリウムなどで調整できるように構成しておくことが 好ましい。この調整回路も電子ボリウム回路を用いることにより容易 に実現できる。

画素16には電荷保持用のコンデンサ19が形成されている。このコンデンサ19に保持された電荷が1フィールド(1フレーム)期間に10%以上放電すると、黒表示状態を維持できなくなる。画像表示状態は、トランジスタ11のオフ特性が悪い画素が輝点(オフリーク輝点と呼ぶ)となる。したがって、特に図1などのトランジスタ11bのオフ特性は良好にする必要がある。

本発明はこの課題を解決するために、ゲート信号線17bを操作し、オン状態のトランジスタ11dを短期間オフさせる。この駆動方法により、保持用のトランジスタ11bのオフ特性が悪くともオフリーク輝点の発生を抑制できる。また、保持用のトランジスタ11bのオフ期間を変化させることのよりオフリーク輝点の抑制効果を調整することができる。

図115の(a)に図示するように、オフリーク輝点はコンデンサ19に保持された電荷が、トランジスタ11bを介してリークすることにより発生すると考えられる。トランジスタ11dがオン状態のとき、基本的には、A点の電位は低くなるからである。したがって、トランジスタ11dのオン状態が長時間継続すると、コンデンサ19の電荷はどんどんと放電され、オフリーク輝点が発生する。図16のように表示領域53と非表示領域52が短期間で繰り返されるとき、図13のように非表示領域52の割合が高いときは、オフリーク輝点は発生しない。しかし、図5のように表示領域53が長時間継続するとオフリーク輝点が発生してしまう。

また、本発明の表示パネルの駆動方法は、画像データの内容によって、図5の状態、図13の状態、図16の状態を切り替えて画像表示する。したがって、画像表示の内容によっては、図5の表示状態が継

続する場合がありえる。この図5の状態が発生した場合に以下に説明する駆動方法を実施すると効果がある。つまり、以下に説明する実施例は、常時行う必要はない。トランジスタ11dのオン状態が一定期間、継続する場合に実施すればよい。

トランジスタ11dがオフすると、A点の電位が少なくとも一度、高くなる。そのため、図115の(b)に図示するように、A点から B点に向かって電流が流れ、コンデンサ19が再充電される。したがって、オフリーク輝点は発生しない。つまり、トランジスタ11dをオンオフさせることにより、コンデンサ19の電荷が充電される。

なお、以上の説明は、現象に対して理論的に推定される考察である。 したがって、理解が間違っている可能性はある。しかし、実際のパネルにおいて、本発明の駆動方法を実施することのよりオフリーク輝点の抑制に効果があることは事実である。

図1 (図115)の画素構成は、駆動用トランジスタ11aとスイッチトランジスタ11dがPチャンネルトランジスタである。したがって、トランジスタ11dがオン状態のとき、トランジスタ11bがリークする。一方、トランジスタ11dがオフするとA点の電位が高くなり、電荷のリークを抑制し、または、再充電される。したがって、トランジスタ11dがNチャンネルの時は、トランジスタ11dがオフ状態で、コンデンサ19の電荷がリークし、トランジスタ11dがオン状態で再充電される。なお、駆動用トランジスタがNチャンネルの場合は、オフリーク輝点とならず、白表示でさらに輝度が高くなるという現象になる。この場合も、本発明の実施により対策できることは言うまでもない。

ここで説明を容易にするため、dutyという概念を導入する。S

231

TN液晶表示パネルでdutyという言葉があるが、本発明ではこのdutyと異なる。本発明のduty1/1とは、たえず、1フィールド(1フレーム)の期間、EL素子15に電流が流れている駆動状態を意味する。つまり、表示画面50で非表示領域52が0%の状態をいう。ただし、実際の駆動状態では、電流(電圧)プログラムを行っている画素行は、非表示状態にされるから、厳密には図1の構成では、duty1/1の状態は発生しない。ただし、画素行数は表示パネルにおいて200画素行以上形成されるため、非表示領域が1画素行程度は誤差の範疇である。一方、duty0/1とは、1フィールド(1フレーム)の期間、全くEL素子15に電流が流れない状態をいう。つまり、表示画面50で非表示領域52が100%の状態をいう。EL表示パネルの画素行が220本形成されている場合について説明をする。

dutyに関し、例をあげれば、duty220/220は約分してduty1/1とする。duty55/220=1/4であるから、duty1/4と呼ぶ。duty1/4は3/4の領域が非表示領域52である。したがって、N倍パルス駆動では、N=4とすることにより、目標(所定)の表示輝度を得ることができる。duty110/220=1/2であるから、duty1/2と呼ぶ。duty1/2は、50%が非表示領域52である。したがって、N倍パルス駆動ではN=2とすることにより、所定の表示輝度を得ることができる。本発明の表示パネルでは、電流プログラムを行う画素行を選択する

本発明の表示パネルでは、電流プログラムを行う画素行を選択する ゲート信号線17a(図1の場合)であるとして説明をする。また、 ゲート信号線17aを制御するゲートドライバ回路12aの出力をW R側選択信号線と呼ぶ。EL素子15を選択するゲート信号線17b

232

(図1の場合)であるとして説明をする。また、ゲート信号線17bを制御するゲートドライバ回路12bの出力をゲート信号線17B(EL側選択信号線)と呼ぶ。

ゲートドライバ回路12は、スタートパルスが入力され、入力されたスタートパルスが保持データとして順次シフトレジスタ内をシフトする。ゲートドライバ回路12aのシフトレジスタ内の保持データにより、WR側選択信号線に出力される電圧がオン電圧(Vgl)かオフ電圧(Vgh)かが決定される。さらに、ゲートドライバ回路12aの出力段には、強制的に出力をオフにするOEV1回路(図示せず)が形成または配置されている。OEV1回路がLレベルの時には、ゲートドライバ回路12aの出力であるWR側選択信号をそのままゲート信号線17aに出力する。以上の関係をロジック的に図示すれば、図116の(a)の関係となる。なお、オン電圧をロジックレベルのL(0)とし、オフ電圧をロジック電圧のH(1)としている。

つまり、ゲートドライバ回路12aがオフ電圧を出力している場合は、ゲート信号線17aにオフ電圧が印加される。ゲートドライバ回路12aがオン電圧(ロジックではLレベル)を出力している場合は、OR回路でOEV1回路の出力とORが取られてゲート信号線17aに出力される。つまり、OEV1回路は、Hレベルの時、ゲートドライバ信号線17aに出力する電圧をオフ電圧(Vgh)にする。

ゲートドライバ回路12bのシフトレジスタ内の保持データにより、ゲート信号線17B(EL側選択信号線)に出力される電圧がオン電圧(Vgh)かが決定される。さらに、ゲートドライバ回路12bの出力段には、強制的に出力をオフにするOEV2回路(図示せず)が形成または配置されている。OEV2回路が

233

Lレベルの時には、ゲートドライバ回路12bの出力をそのままゲート信号線17bに出力する。以上の関係をロジック的に図示すれば、図116の(a)の関係となる。なお、オン電圧をロジックレベルのL(0)とし、オフ電圧をロジック電圧のH(1)としている。

つまり、ゲートドライバ回路12bがオフ電圧を出力している場合(EL側選択信号はオフ電圧)は、ゲート信号線17bにオフ電圧が印加される。ゲートドライバ回路12bがオン電圧(ロジックではLレベル)を出力している場合は、OR回路でOEV2回路の出力とORが取られてゲート信号線17bに出力される。つまり、OEV2回路は、入力信号がHレベルの時、ゲートドライバ信号線17bに出力する電圧をオフ電圧(Vgh)にする。したがって、OEV2回路のよりEL側選択信号がオン電圧出力状態であっても、強制的にゲート信号線17bに出力される信号はオフ電圧(Vgh)になる。なお、OEV2回路の入力がLであれば、EL側選択信号がスルーでゲート信号線17bに出力される。

以下の実施例では、OEV2回路を操作することにより、図115の状態を実施し、オフリーク輝点対策を行う。つまり、ゲート信号線17B(EL側選択信号線)の出力において、オン電圧が継続する場合であっても、周期的にOEV2回路にHレベルロジックを入力し、トランジスタ11dをオフさせる。この強制的なトランジスタ11dのオフ動作によりオフリーク輝点の発生を解決できる。

図116は本発明の駆動方法の実施例である。OEV1回路はLレベルであるから、ゲートドライバ回路12aの出力に基づいて、1画素行ずつ画素行が選択され、電流(電圧)プログラムが実施される。したがって、画素行を選択する信号は画素側選択信号と同一である。

ゲートドライバ回路12b(EL側選択信号線)の方は、図116に図示するように、OEV2回路を操作し、1水平走査期間(1H)ごとにOEV2回路にHロジックを印加し、ゲート信号線17B(EL側選択信号線)に強制的にオフ電圧を印加する。したがって、ゲートドライバ回路12bが出力する信号が常時オン電圧(Vg1)であっても、OEV2回路の信号のより、1Hごとに一定の期間オフ電圧がゲート信号線17bに出力される。OEV2回路によるオフ電圧の印加によりコンデンサ19の放電が抑制され(図115を参照のこと)、オフリーク輝点を抑制できる。

図116はOEV1によるゲート信号線17aに出力される電圧変化と、OEV2によるゲート信号線17bに出力される電圧変化とを図示している。ゲート信号線17aはOEV1が常時Lレベルであるので、WR側選択信号線の波形がそのままゲート信号線17aの印加波形となる。ゲート信号線17bはOEV2がHレベルとLレベルを変化するので、ゲート信号線17B(EL側選択信号線)の出力とOEV2回路の出力とがORされてゲート信号線17bの印加波形となる。したがって、図116では、OEV2回路にH電圧印加された部分(Aで示す)と、EL選択信号線のオフ部分(Bで示す)が加えた期間(A+B)の間、ゲート信号線17bには、オフ電圧が印加される。また、OEV2回路にH電圧印加された期間もゲート信号線17bにオフ電圧が印加される。

なお、OEV2回路の操作により、EL素子15が点灯する期間を制御することができる。したがって、OEV2回路の制御により表示パネルの画面50の輝度を変更できる。つまり、OEV2回路により、オフリーク輝点を抑制できるとともに、画面輝度を制御できる効果

235

がある。

図117は、従来の駆動方法ではduty1/1駆動が該当する(ゲート信号線17B(EL側選択信号線)はたえず、オン電圧が印加 されている状態である。ただし、図1の画素構成では、WR側選択信 号線にオン電圧が印加されている時は、ゲート信号線17B(EL側 選択信号線)にもオフ電圧を印加する必要がある。そのため、ゲート 信号線17aにオン電圧が印加されている時は、ゲート信号線17b にはオフ電圧が印加される。

duty1/1駆動状態では、オフリーク輝点が発生する。トランジスタ11bのチャンネル間(SD間)電圧が大きく、トランジスタ11bがリークするからである。図117の図示するように、OEV2を1Hに所定期間の間Hレベルにすることにより、ゲート信号線17bに印加される電圧はオフ電圧印加状態となる。そのため、トランジスタ11dがオンオフし、図115の状態が発生する。トランジスタ11dがオフするとトランジスタ11bのチャンネル間(SD間)電圧が小さくなる。また、図115の(b)の状態となる。したがって、トランジスタ11bのリークが減少し、オフリーク輝点の発生はなくなるか、もしくは大幅に改善する。

なお、図117は、1日ごとにOEV2回路を操作するとしたが、これに限定するものではない。たとえば、図118に図示するように、2日以上ごとにオンオフさせてもよいことは言うまでもない。もちろん、3日以上に、1回かつ所定期間の間、OEV2回路を制御してトランジスタ11dをオンオフ動作させてもよい。2画素行に対応するゲート信号線17bにオン電圧を印加にし、2画素行ずつ選択する場合(図24などを参照のこと)も同様に、本発明の駆動方法を適用

することができることはいうまでもない。

図119はゲート信号線17bに印加される電圧がオン電圧またはオフ電圧が周期的に印加される場合である。ゲート信号線17bに印加される電圧はオン電圧印加状態が継続せずに、オフ電圧とオン電圧が周期的に印加される。オン電圧とオフ電圧とをゲート信号線17bに印加する場合であっても、一定の期間以上、オン電圧印加状態が継続すると、オフリーク輝点が発生する場合がある。この場合もOEV2回路の操作により、所定期間ごとにゲート信号線17bにオフ電圧が印加するように制御する。この制御により、トランジスタ11dは周期的にオフ状態になる。そのため、トランジスタ11bのリークが減少し、オフリーク輝点の発生はなくなるか、もしくは大幅に改善する

図117、図118などは、1Hの始まり期間あるいは1Hの終わり期間にOEV2をHレベルにしてゲート信号線17bに周期的にオフ電圧を印加するとした。しかし、本発明はこれに限定するものではない。たとえば、図120に図示するように、1Hの中央部でゲート信号線17bにオフ電圧を印加するように制御してもよい。

以上のようにゲート信号線17bにオフ電圧を印加することにより、オフリーク輝点を抑制することができる。しかし、ゲート信号線17bに印加するオフ電圧時間が短すぎると、オフリーク輝点を抑制する効果はない。図121は、ゲート信号線17bにオフ電圧を印加する時間とオン電圧を印加する時間が、オフリーク輝点の抑制にどのような状態で効果あるかを説明したものである。

黒表示でオフリーク輝点が発生する。オフリーク輝点が発生すると 、黒照度 (表示パネルの表示画面を照度計で測定した照度) が上昇す

る(黒浮き)。図121の(a)は、あるゲート信号線17bに印加される電圧波形である。オフ電圧に印加時間をCとし、印加されるオフ電圧の周期をCとする。なお、周期Cは、1H期間を想定しているがこれに限定されるものではない。

図121において、C/Sが0.02以下では黒照度が高い(オフリーク輝点が多発している)が、C/Sが0.02に近づくにつれ黒照度が0になる(オフリーク輝点が発生していない)。 $1\,H=S=1\,00\,\mu\,s\,e\,c\,c$ さると、C/S=0.02は $2\,\mu\,s\,e\,c$ である。しがたって、 $1\,H=1\,00\,\mu\,s\,e\,c$ では、 $d\,u\,t\,y\,1/1$ であっても、約2%の期間、ゲート信号線17bにオフ電圧を印加することにより、オフリーク輝点の発生を完全に対策することできる。

図122において、ゲート信号線17b(A)は、本発明の駆動方法を実施していない場合の信号波形である。ゲート信号線17b(B)はOEV2回路の操作により、オンオフ動作させた本発明の駆動方法による信号波形である。

以上の実施例では、OEV2回路の制御はdutyによらず、1フィールド(1フレーム)期間全般に操作するとしている。しかし、本発明はこれに限定するものではない。画像データにより、dutyが1/1の時にのみ、OEV2回路制御を実施してもよい。また、duty1/1などの状態が一定期間の間、継続する場合にOEV2回路制御を実施してもよい。

検討結果によれば、OEV2回路の操作は、dutyは1/1以下1/2以上の場合に行うことが好ましく、さらに好ましくは、<math>dutyは1/1以下3/4以上の場合に行うことが好ましい。また、<math>dutyは1/1以下1/2以上が10フレーム(フィールド)の期間継

続する場合に、OEV2回路制御を実施することが好ましい。

また、OEV2の操作により、画面輝度を調整することができる。 OEV2をHレベルにする期間を長くすると、画面輝度が低下する。 OEV2をHレベルにする期間を短くすれば、画面輝度が高くなる。 このようにOEV2の操作により画面輝度を調整(変更)する駆動方法も本発明の駆動方法の大きな特徴である。

なお、以上の実施例では、ゲート信号線17bにオフ電圧を印加することにより、オフリーク輝点の発生を抑制するとした。しかし、これは、画素構成が図1のようにPチャンネルトランジスタで構成されている場合である。画素がNチャンネルトランジスタで構成されている場合は、ゲート信号線17bにオン電圧を印加する。以上のように、本発明は、ゲート信号線17bにオンオフ電圧を印加することによりオフリーク輝点を抑制するものではなく、図115に図示するように、コンデンサ19の印加電圧(B点)よりもA点の印加電圧が高くなる期間を設けることにより、オフリーク輝点を抑制するものである。また、保持用のトランジスタ11bのチャンネル間電圧(SD電圧)が小さくなる期間を設けることにより、オフリークを軽減するものである。

図116から図122は、OEV2の操作し、周期的にゲート信号線17bにオフ電圧を印加することにより、オフリーク輝点の発生を抑制するものであった。しかし、本発明の駆動方法はこれに限定するものではない。OEV2回路を操作することなく、ゲートドライバ回路12bの動作により、ゲート信号線17bに所定周期でオフ電圧を印加してもよい。図123はその実施例である。

図123では、所定周期で1画素行の非表示領域52を発生させ、

前記非表示領域52を走査している。非表示領域52を発生させることは、図1の画素構成において、ゲート信号線17もちろん、非表示領域52が1画素行に限定されるものではなく、複数画素行であってもよい。

図123では、非表示領域52は、図123の(a) \rightarrow 図123の(b) \rightarrow 図123の(c) と移動する。1フィールド(1フレーム) での、非表示領域52の繰り返し回数は、図124に図示するように、4回以上とすることが好ましい。

なお、図123、図124の実施例において、ゲート信号線17b に印加するオフ電圧印加期間は、1Hに限定されるものではない。た とえば、図125のE期間と図示するように、1H以下の期間であっ てもよい。

以上の実施例は、OEV2回路の操作などにより、ゲート信号線17b(図1ではゲート信号線17b)に少なくとも所定周期期間オン電圧印加状態が継続するときに、所定期間の間オフ電圧を印加してオフリーク輝点の発生を防止するものであった。

画素16の設計でオフリーク輝点の発生を対策する場合には、トランジスタ11bのオフ特性を良好にすればよい。たとえば、図150に図示するように、トランジスタ11bを複数のトランジスタを直列に配置することにより対応する。検討結果によれば、トランジスタ11bは、3個以上のトランジスタを直列に形成あるいは配置することが好ましい。さらに好ましくは、図150に図示するように5個以上のトランジスタを直列に形成または配置することが好ましい。

なお、図115から図126の実施例は、図1の画素構成を例示して説明したがこれに限定するものではない。図115などで説明する

** .

駆動方法は、コンデンサ19が保持する電荷のリークを防止することになる。したがって、図1のようにコンデンサ19と保持用のトランジスタ11bを有する画素構成であえば適用できる。

たとえば、図38の画素構成であっても、コンデンサ19と保持用のトランジスタ11dを有している。したがって、図38の画素構成にあっても、トランジスタ11eを制御することにより本発明の駆動方法による効果を得ることができる。同様に、図43の画素構成でも、コンデンサ19と保持用のトランジスタ11eを有している。したがって、トランジスタ11dを操作することにより、本発明の効果を得ることができる。

図51の画素構成でも、コンデンサ19aと保持用のトランジスタ11bを有している。したがって、トランジスタ11eを操作することにより、本発明の効果を得ることができる。図50などについても同様である。さらには、図63の画素構成でも同様である。図63の画素構成でも、コンデンサ19と保持用のトランジスタ11bを有している。したがって、スイッチ631を切り替え、EL素子15を解して、トランジスタ素子11bに影響を与えることにより、結果として保持効果を高めることができる。したがって、本発明の効果を得ることができる。

図1、図38などの画素構成では、ゲート信号線12aの振幅により、コンデンサ19の電荷が変化し、所定の階調を実現できないという課題がある。理解を容易にするため、図1の画素構成を例示して説明をする。図138は図1の画素構成で従来の電流プログラム方式を実施した場合の画素16の電位の変化を図示している。

図138において、ゲート信号線17a(1)は画素(1)のゲー

図1の画素構成(図1の画素構成に特定されるものではない)では、トランジスタ11bのゲートGーソースS端子間に寄生容量138 1が発生する。ゲート信号線17aがVgh(オフ電圧)からVgl (オン電圧)に変化、あるいはゲート信号線17aがVglからVg hに変化すると、この電圧変化は寄生容量1381を介して駆動トランジスタ11aのゲートG端子(コンデンサ19端子)に伝達される。 駆動トランジスタ11aのゲート端子の電位変化は、駆動トランジスタ11aのゲート端子の電位変化は、駆動トランジスタ11aのゲート端子の電位変化は、駆動トランジスタ11aにプログラムされた電流値(電圧値)を所定値からずらせることになる。所定値からのずれ量は、寄生容量1381の容量をコンデンサ19の容量比で決定される。所定値からのずれ量は、寄生容量1381の容量が小さいほど小さく、また、コンデンサ19の容量が大きいほど小さい。

着目すべき点は、変化点AとBにおける画素電位の変化である。Aでは、ゲート信号線17a(2)がVghからVglに変化する。Bでは、ゲート信号線17a(2)がVglからVghに変化する(図138の画素電位を参照のこと)。

A点ではゲート信号線17aの電位変化(Vgh(オフ電圧)から Vgl (オン電圧)に変化し、駆動用トランジスタ11aのゲート端 子G電位が低下する。しかし、トランジスタ11b、11cがオン状態であるから、ソース信号線18の電位(電流)を画素16に書きこみ、コンデンサ19が充電(放電)される。コンデンサ19の充電(放電)により、駆動トランジスタ11aが所定電流を流すようにプログラムされる(画素電位はVb電圧となる)。プログラムは1H期間以内で完了するように画素設計がされているため、C点では駆動トランジスタ11aが所定電流を流すようになる。

B点ではゲート信号線17aの電位変化(Vg1(オン電圧)から Vgh (オフ電圧)に変化する。この電圧変化により、駆動用トランジスタ11aのゲート端子G電位が上昇する(画素電位はVc電圧となる)。ゲート信号線17aの電位がVgh (オフ電圧)に変化するとトランジスタ11bおよびトランジスタ11cがオフするため、コンデンサ19端子はソース信号線18と切り離されVc電圧が保持される。

したがって、プログラムしたい電流を流す画素電位はVb電圧であるが、実際に保持される画素電位はVc電圧である。そのため、プログラム電流は目的の電流と異なった値がEL素子15に流れることになる。

この課題を解決する駆動方法を図139で説明をする。しかし、図138の駆動方法はかならずしも課題ではない。まず、その理由を記載する。

駆動用トランジスタ11 a は、ゲート信号線17 a の電位変化(Vg 1 (オン電圧) からVg h (オフ電圧) に変化し、この状態が1フ

243

レーム (フィールド) 期間保持される。ゲート信号線17aがVg1 (オン電圧) からVgh (オフ電圧) に変化は、駆動用トランジスタ 11a の電位をアノード電圧Vdd (側にシフトすることになる。

アノード電圧 V d d のシフトは、駆動トランジスタ11 a は P チャンネルであるから、電流を流さない方向である。電流プログラム方式では、本明細書でも記載したように黒表示時でのプログラム電流が小さいという課題がある。この課題に対処するため、本発明では N 倍パルス駆動などを実施する。しかし、図138では、最終的に画素電位は黒電位側にシフトして保持されるため、良好な黒表示を実現できる。

このような効果を発揮できるのは、本発明は、画素の駆動トランジスタ11aをPチャンネルで構成している点、アノード電圧がカソード電圧よりも高い電圧構成である点、WR側選択信号線(ゲート信号線17a)が低電圧(Vg1)でソース信号線18に印加された電流を画素16の駆動用トランジスタ11aに流すように構成されており、かつWR側選択信号線(ゲート信号線17a)が高電圧(Vgh)でソース信号線18から画素16を切り離すように構成されている点の相乗効果である。つまり、トランジスタ11b、トランジスタ11c(図1を参照)をPチャンネルで構成されることが重要である。また、図111などで説明したように、ゲートドライバ回路12をPチャンネルで構成することにより、さらに相乗効果を発揮できる。

また、プログラム電流が良好に行われるようにEL素子15への経路を切断するトランジスタ11dがPチャンネルで構成されている点も重要である。さらに、N倍パルス駆動などの実施により、スイッチトランジスタ11dのゲート端子Gが高電圧(Vgh)に保持される期間があり、またその期間が一定の期間(少なくとも2H以上)ある

ことにより、駆動用トランジスタ11aのドレインD端子が、比較的 高電圧に保持される点も相乗効果がある。トランジスタ11bのリー クの発生を抑制できるからである。以上のように、図1などの構成と 図138の方式などの組み合わせは本発明の特徴ある構成である。

次に、図139の駆動方法について説明をする。なお、明細書中で説明したが、ゲートドライバ回路12aの出力段にはOEV1回路が構成されており(図116などを参照のこと)、OEV1回路にHレベル信号を印加することにより、ゲート信号線17aにはVgh電圧が印加される。Vgh電圧の印加によりトランジスタ11b、11c(図1などの画素構成の場合)はオフ状態となる。

OEV1は、1H期間に1回、Hレベル電圧が印加され、ゲート信号線17aにVgh(オフ電圧)を出力する。ただし、選択されていないゲート信号線17aは当初からオフ電圧(Vgh)が出力されていないから、出力の変化はない。選択されているゲート信号線17aはオン電圧(Vgl)が印加されているから、OEV1回路のHレベル電圧印加によりオン電圧出力期間内にVgh(オフ電圧)期間が発生する。

OEV1回路にHレベルが印加されると、すべてのゲート信号線17aにはオフ電圧(Vgh)が印加される。ソースドライバ回路14はソース信号線からプログラム電流を吸収し(図1の画素構成の場合)、ソース信号線18へは選択された画素16のアノード端子Vddから駆動用トランジスタ11a、スイッチ用トランジスタ11cを介してプログラム電流が供給される。したがって、ソースドライバ回路14がプログラム電流を吸収している状態で、すべてのゲート信号線17aがオフ状態になると、プログラム電流の供給経路がなくなる。

そのため、ソースドライバ回路14はソース信号線18の寄生容量の 電荷を吸収し、ソース信号線18の電位は時間とともに低下する。

図138の駆動方法の課題は、ゲート信号線17aがオン状態から オフ状態に変化する電圧が寄生容量1381によりコンデンサ19に 突き抜け(突き抜け電圧)、所定電圧よりも高い電圧で保持されてし まう点である。

OEV1回路の制御により、ソース信号線18の電位を低下させ、 寄生容量1381の突き抜け電圧を補償すれば、ほぼ所定の電圧がコ ンデンサ19に保持されることになる。図139の駆動方法はこの原 理を用いたものである。

図139でも明らかなように、OEV1回路の制御により、ゲート信号線17aに選択電圧(オン電圧:Vg1)が印加された期間(1H)にオフ電圧になる期間が t 1 発生する(t 1 がOEV1回路にHレベル電圧を印加した期間である)。この t 1 の期間をゲートオープン期間と呼ぶ。ゲートオープン期間は、1 Hが終わる時刻よりも t 2 期間前に終了するように発生させる。また、ゲートオープン期間は、1 Hの始まりから t 3 期間後に発生させる。したがって、1 H期間= t 3 + t 1 + t 2 である。

図139において、ゲート信号線17a(1)は画素(1)のゲート信号線17aの電圧波形を示している。ゲート信号線17a(2)は画素(1)の次の画素(2)のゲート信号線17aの電圧波形を示している。ゲート信号線17a(3)は画素(2)の次の画素(3)のゲート信号線17aの電圧波形を示している。ソース信号線18の欄はソース信号線に印加されている電圧(電流)波形を示している。画素電位は、画素(3)のコンデンサ電位(駆動トランジスタ11a

246

のゲート端子Gの電圧波形を図示しいている。ゲート信号線 17aは $(1) \rightarrow (2) \rightarrow (3) \rightarrow (4) \rightarrow (5) \rightarrow \cdots (1) \rightarrow (2) \rightarrow \cdots$ $(1) \rightarrow (2) \rightarrow \cdots$

画素電位は画素 (3) であるとし、また、画素構成は図1の画素構成を例示して説明をする。画素電位 (3) は第1日番目、第2日番目では前フィールド (フレーム) 電位を保持している。第3日番目に、ゲート信号線17a (3) にオン電圧 (Vgl) が印加され、画素行(3) のトランジスタ11b、11cがオンする。

図139のA点ではゲート信号線17aの電位変化(Vgh(オフ電圧)からVgl(オン電圧)に変化し、駆動用トランジスタ11aのゲート端子電位が低下する。しかし、トランジスタ11b、11cがオン状態であるから、ソース信号線18の電位(電流)を画素16に書きこみ、コンデンサ19が充電(放電)される。コンデンサ19の充電(放電)により、駆動トランジスタ11aが所定電流を流すようにプログラムされる(画素電位はVb電圧となる)。プログラムは1H期間以内で完了するように画素設計がされているため、C点では駆動トランジスタ11aが所定電流を流すようになる。

B点では、画素へのプログラム電流の書込みは完了し、Va電圧となる(Va電圧が目標電圧とする。図142の(a)を参照のこと)。 C点ではゲート信号線17aの電位変化(Vgl(オン電圧)からVgh(オフ電圧)に変化する。この電圧変化により、駆動用トランジスタ11aのゲート端子電位が上昇する(画素電位(3)は突き抜け電圧によりVd電圧となる)。ゲート信号線17aの電位がVgh(オフ電圧)に変化するとトランジスタ11bおよびトランジスタ11 cがオフするため、コンデンサ19端子はソース信号線18と切り離

247

されて、ゲートオープン期間 t 1 の期間、画素電位は V d 電圧に保持される。

ゲートオープン期間 t 1では、ソース信号線 1 8の電位は、ソースドライバ回路 1 4 がプログラム電流を吸収しつづけるため、電位が低下し、t 1 期間の経過後ではソース信号線電位欄に示すようにVc電圧となる(図 1 4 2 の(b)を参照のこと)。次に、t 2 期間では、再び、ゲート信号線 1 7 a(3)にオン電圧が印加され、トランジスタ 1 1 b、1 1 c のオンにより、ソース信号線 1 8 の電位が画素のコンデンサ 1 9 に書き込まれる。したがって、画素電位(3)はVc電圧となる。t 2 期間は、再び電流プログラム状態となり、画素電位(3)はVbに変化する。しかし、t 2 期間は電圧書込みができるくらいの短時間であるので、Vc電圧からVb電圧への変化量はわずかである(わずかになるように、t 2 期間を設定する。検討によれば、t 2 期間は、0.5 μ s e c 以上 5 μ s e c 以下が適切である。

E点ではゲート信号線17a(3)の電位変化(Vg1(オン電圧)からVgh(オフ電圧)に変化する。この電圧変化により、駆動用トランジスタ11aのゲート端子電位が上昇する(画素電位はVa電圧となる)。ゲート信号線17aの電位がVgh(オフ電圧)に変化するとトランジスタ11bおよびトランジスタ11cがオフするため、コンデンサ19端子はソース信号線18と切り離されVa電圧が保持される。したがつて、プログラムしたい電流を流す画素電位はVa電圧が画素電位(3)として保持される(突き抜け電圧が補償されたことになる)。

図139の駆動方法は、映像信号データ(プログラム電流)に対応して突き抜け電圧の補償量を調整できるという特徴がある。突き抜け電圧の大きさは、基本的にVghとVglの電位差と寄生容量1381、コンデンサ19の容量で決定される(ただし、駆動トランジスタ11aのゲート端子電圧で多少の差異は生じる)。したがって、突き抜け電圧の大きさは固定値である。OEV1回路にH電圧を印加する期間も一定とすると、プログラム電流が黒表示の電流であれば、ソースドライバ回路14が吸収する電流量は小さい。したがって、画素に書き込む画像データが黒表示では、ソース信号線18の電位低下も小さい。プログラム電流が白表示の電流であれば、ソースドライバ回路14が吸収する電流であれば、ソースドライバ回路14が吸収する電流量は大きい。したがって、画素に書き込む画像データが白表示では、ソース信号線18の電位低下が大きい。

一方、ゲート信号線17aにより発生する突き抜け電圧は固定値である。そのため、画素に書き込むプログラム電流が黒表示データであれば、OEV1回路の制御による突き抜け電圧の補償量は小さい。ゲート信号線17aによる突き抜け電圧が支配的になる。そのため、黒表示がより完全な黒表示となる。黒表示では視感度が低いため、突き抜け電圧による所定値からのずれが大きくとも問題ない。

画素に書き込むプログラム電流が白表示データであれば、OEV1 回路の制御による突き抜け電圧の補償量は大きい。ソース信号線18 の電位はOEV1回路がHレベル入力の時、短時間で電位低下を起こ すからである。したがって、OEV1回路の制御により、降下した電 圧の大きさと、ゲート信号線17aによる突き抜け電圧の大きさとが 一致するようにOEV1回路のHレベル期間を制御すると、突き抜け 電圧の影響を完全に無くすことができる。そのため、白表示では、完

全に突き抜け電圧を補償することができる。白表示では視感度が高い ため、突き抜け電圧をキャンセルする駆動方法の効果は高い。

以上のことから、本発明の駆動方法では、画像表示データにより、 突き抜け電圧の補償量を調整することができる。

なお、表示画像データにより、OEV1回路をHレベルにする期間を可変してもよい。たとえば、表示画像データを総和し、総和により画面輝度を求め、求められた結果によりOEV1のHレベル期間を制御する方式が例示される。

なお、ゲートオープン期間 t 1 および t 2 期間を調整できるように 構成しておくことにより、突き抜け電圧の補償量を変更することがで きる。したがって、パネル特性に合わせて、突き抜け電圧の補償量が 最適になるように調整できる。ただし、 t 2 期間はラフでも良い。

図139の実施例では、OEV1回路の制御により、ゲート信号線 17aが選択されている時に、ゲートオープン期間 t 1を設けるとした。しかし、本発明はこれに限定するものではない。1水平走査期間 あるいは選択する画素行ごとに、ゲートオープン期間 t 1を設けるか 否かを判断し、駆動してもよい。

たとえば、1 画素行の画像データが、ほぼ黒表示データの時はゲートオープン期間を設けず、1 画素行の画像データが、ほぼ白表示データの時はゲートオープン期間を設け、完全に白表示データの時はゲートオープン期間を通常よりも長くするなどという駆動方法である。

図140は本発明の駆動方法の説明図である。第1H番目と第5H番目にはゲートオープン期間を設けていない。第2H番目から第4H番目にはゲートオープン期間を設けているため、ソース信号線18の電位低下が発生している。

250

ゲートオープン期間 t 1(図141の(a)ではB)と電流プログラム期間(図141の(a))とは相関がある。図141の(b)のグラフは縦軸を所定輝度との差(%)である。ただし、数値は絶対値にしている。所定輝度との差とは、電流プログラムを行ったときの目標輝度と突き抜け電圧の発生などによりに実際に表示された輝度との差を%で示したものである。図141の(b)でも明らかなように、誤差はB/Aが0.02以上でほぼ最低となる(B=t1、A=1H、C= 2μ secとしている)。したがって、B/Aは0.02以上となるようにすることが好ましい。ただし、Bがあまりにも大きくなって、B/Aは0.3以下となるようにすることが好ましい。

B/A (BはOEV1回路にHレベル状態の時間=選択されたゲート信号線17aがオフになる時間。Aは1H (1水平走査期間))をモードできりかえることにより、パネルへの突き抜け電圧の影響を調整できる。B/Aは階調に応じて変化させることが好ましい(図145を参照のこと)。一般的にB/Aは、低階調(黒表示=階調1、2、3・・・)で短く、高階調(白表示=階調・・・・62、63、64)で長くすることが好ましい。B/Aは、モード(MODE)を4段階程度きり返れるように構成しておき、画像のシーン、内容などに応じて変更できるようにしておくことが好ましい。

図145では、MODE 1、MODE 2、MODE 3、MODE 4がある。MODE 1はB = 0(つまり、OE V 1 回路は常にL レベルで選択されたゲート信号線 17 a はオン電圧に維持される)の場合である。MODE 2 は低階調側でB = 0(つまり、OE V 1 回路は常にL レベルで選択されたゲート信号線 17 a はオン電圧に維持される)

、高階調側でB/A=0.05Hの場合である。MODE3は全階調でB/A=0.05の場合である。MODE4は階調に応じてB/Aの値を変化させるモードである。

また、1画素行の画像データの平均階調レベルにより、Bの値を選定し、MODEを切り替えても良い。また、一定階調以上でOEV1の制御を変更してもよい。一定階調レベル以下でOEV1を使用しないように制御してもよい。

以上の実施例は、ゲートドライバ回路12のOEV1回路を制御することのよりソース信号線18の電位を変化させ、突き抜け電圧などによる影響を対策するものであった。図143は、ソース信号線18に外部から矩形波を印加することにより突き抜け電圧などによる影響を対策するものである。

図143において、コンデンサドライバ1431は矩形波(ソース結合信号と呼ぶ。図144を参照のこと)を発生し、この矩形波は結合コンデンサ1434でソース信号線18に印加される。結合コンデンサ1433の一端はコンデンサ信号線1433に接続されている。矩形波はこのコンデンサ信号線1433に印加される。ソース結合信号は水平同期信号と同期をとって、ソース信号線に印加される。

理解を容易にするため、画素電位は(2)に着目して説明をする。 第3日番目ではゲート信号線17a(2)にオン電圧が印加される。 オン電圧の印加により、画素(2)のトランジスタ11b、11cが オンし、ソース信号線18に印加された電流が駆動用トランジスタ1 1aに印加される(A点)。B点では、コンデンサ信号線1433に 印加されたソース結合信号がVslからVshに変化する。したがっ て、ソース結合信号がソース信号線18にカップリング(突き抜ける)ために、画素電位(2)は、Va電圧まで跳ね上がる。しかし、この跳ね上がりはプログラム電流のより短時間で解消し、画素電位(2)はC点までには目標電位Vbに到達する。

C点では、コンデンサ信号線 1433に印加されたソース結合信号がVshからVslに変化する。したがって、ソース結合信号がソース信号線 18にカップリング(突き抜ける)ために、画素電位(2)は、Vc電圧まで低下する。C点では、ゲート信号線 17a(2)にオン電圧が印加されているため、Vc電圧はプログラム電流により変化する。しかし、C点からD点までの時間が短時間であればほとんど変化しない。

D点では、ゲート信号線17a(2)がオン電圧からオフ電圧に変化するため、突き抜け電圧により画素電位(2)の電位はVb電圧にシフトする。したがって、目標のVb電圧が画素16に保持される。以上のようにソース結合信号をソース信号線18にカップリングさせることにより、突き抜け電圧を補償することができる。なお、ソース結合信号の振幅を変化させることにより、突き抜け電圧の補償割合を調整することができることは言うまでもない。

図139はOEV1を制御することにより、ソース信号線18の電位を変化させるものであった。しかし、ソース信号線18の電位変化させるのは、ソースドライバ回路14側でも実現できる。ソースドライバ回路14には、図147に図示するように、ソース信号線18と接続する端子1471と電流出力回路1461間にアナログスイッチ752が形成または配置されている(図146を参照のこと)。また、ソースドライバ回路14内にも寄生容量1472が発生している。スイッチ752が閉じた状態では、図147の(a)に図示するよ

うに、プログラム電流 I wが電流出力回路 1 4 6 1 に流れ込む。スイッチ 7 5 2 がオープン(図 1 4 7 の(b)を参照のこと)すると、電流出力回路 1 4 6 1 は定電流回路であるから、継続して電流 I wを吸収する。そのため、寄生容量 1 4 7 2 の電荷を吸収し、内部配線 1 4 7 3 の電位が低下する。この状態で、スイッチ 7 5 2をオンする(図 1 4 7 の(c)を参照のこと)と、プログラム電流 I wは、寄生容量 1 4 7 2 の充電と電流出力回路に分流される。したがって、ソース信号線 1 8 の電位が低下する。以上のソース信号線 1 8 の電位低下状態を図 1 3 9 の C 点から D 点の状態に当てはめれば、図 1 3 9 と同様に、電圧が低下したソース信号線 1 8 電位を画素 1 6 に書き込むことができる。

図143はコンデンサ信号線1433により、ソース信号線18に 突き抜け電圧を補償する信号を印加する構成であった。図151は画 素行ごとに、突き抜け電圧を補償する構成である。

図151はコンデンサ19の一端は駆動用トランジスタ11aに接続されており、他端は共通信号線1511に接続されている。共通信号線1511は1画素行に共通に形成されている信号線である。共通信号線1511は共通ドライバ回路1512に接続されている。共通ドライバ回路1512は図152に図示するように矩形波の信号を出力し、各共通信号線1511に印加する。他の構成は、図1と同様であるので説明を省略する。

図152において、ゲート信号線17a(1)は画素(1)のゲート信号線17aの電圧波形を示している。ゲート信号線17a(2)は画素(1)の次の画素(2)のゲート信号線17aの電圧波形を示している。ゲート信号線17a(3)は画素(2)の次の画素(3)

のゲート信号線17aの電圧波形を示している。

共通信号線(1)は画素(1)の共通信号線1511の電圧波形を示している。また、共通信号線(2)は画素(2)の共通信号線1511の電圧波形を示し、共通信号線(3)は画素(3)の共通信号線1511の電圧波形を示している。

A点ではゲート信号線17aの電位変化(Vgh(オフ電圧)から Vg1(オン電圧)に変化し、駆動用トランジスタ11aのゲート端 子G電位が低下する($Va\rightarrow Vc$)。また、トランジスタ11b、11cがオン状態であるから、ソース信号線18の電位(電流)を画素16に書きこまれ、コンデンサ19の充電(放電)が開始される。なお、1日開始時は、共通信号線1511の電位は、Vc1であるとする(Vc1<Vch)。

1 Hの開始からT a 期間後、共通信号線1 5 1 1 の電位が、V c 1 からV c h に変化する(図1 5 2 のB 点を参照のこと)。ただし、前記動作は、1 Hの開始と同時に行っても良いことは言うまでもない。

共通信号線1511の電位変化により、コンデンサ19の電位(画素電位(2))もシフトし、Ve電圧となる。トランジスタ11b、11cがオン状態であるから、ソース信号線18の電位(電流)を画素16に書きこまれ、コンデンサ19が充電(放電)され、1Hの終わりのC点では、目標のVb電圧が画素16に書き込まれる。なお、Ta時間は、0(1H期間の開始と同時)secであってもよい。好ましくは、Ta時間は、0以上1Hの1/5時間に設定することが好ましい。Ta時間が長いと本来の電流プログラム期間が短くなるからである。

C点では、ゲート信号線 17a の電位変化(Vg1(オン電圧)から Vgh(オフ電圧)に変化し、この電圧変化が、突き抜け電圧として、寄生容量 1381を介して画素電位(2)を変動させる。この電位変化により、画素電位(2)は Vd 電圧となる。 C 点では、ゲート信号線 17a の電位が Vgh(オフ電圧)に変化し、トランジスタ 11b およびトランジスタ 11c がオフするため、コンデンサ 19 端子はソース信号線 182 と切り離され Vd 電圧が保持される。

1 日期間 (画素 (2) に選択期間) が完了してからTbの経過後、 共通信号線1511の電位が、VchからVclに変化する(図15 2のD点を参照のこと)。共通信号線1511の電位変化により、コンデンサ19の電位(画素電位(2))もシフトし、目標電圧のVb 電圧となる。以上の動作により、コンデンサ19には、画像データに 基づいた所定電流が駆動用トランジスタ11aに流れるように、電圧 Vbが保持される。

以上の動作でも明らかであるが、寄生容量1381なでにより発生 する突き抜け電圧を、共通信号線1511に信号を印加することによ り補償している。この補償により画素16には精度のより電流プログラムを実施することができる。なお、1H後が完了してTa時間後に、共通信号線1511の電位をVchからVclに変化させるとした。しかし、Tbは0sec(1Hの終了と同時)でもよく、1H以上であってもよい。

以上のことから、本発明の駆動方法は、画素選択期間内に、共通信号線の電位をVclからVchに変化させる(ただし、選択期間より前に変化させても選択期間中に電流プログラムが実施されるから問題は発生しない。したがって、該当画素が電流プログラム終了前に共通信号線の電位をVclからVchに変化させればよい)。また、画素選択期間後(選択期間終了と同時でもよい)、共通信号線の電位をVchからVclに変化させる駆動方法である。

なお、共通信号線1511の振幅(Vch、Vcl)は、電圧発生 回路(図示せず)のボリウムにより変更できるように構成しておく。 また、共通ドライバ回路1512の構成、動作は、ゲートドライバ回 路12と同様あるいは類似であるので説明を省略する。また、他の動 作は、図139と同様であるので説明を省略する。

図151、図152は共通信号線の動作により、突き抜け電圧を補償する方式であった。図153は、共通ドライバ回路1512を設けず、画素の前段のゲート信号線17aの動作により突き抜け電圧を補償する構成である。

図153はコンデンサ19の一端は駆動用トランジスタ11aに接続されており、他端は前段(1つ前に選択される画素)のゲート信号線17aに接続されている。コンデンサ19の一端の電極はゲート信号線17aである。他の構成は、図1、図151などと同様である。

257

図154において、ゲート信号線17a(1)は画素(1)のゲート信号線17aの電圧波形を示している。ゲート信号線17a(2)は画素(1)の次の画素(2)のゲート信号線17aの電圧波形を示している。ゲート信号線17a(3)は画素(2)の次の画素(3)のゲート信号線17aの電圧波形を示している。

ソース信号線 180 欄はソース信号線に印加されている電圧(電流)波形を示している。画素電位(2)は、画素(2)のコンデンサ電位(駆動トランジスタ 11a0 が一ト端子Gの電圧波形を図示している。ゲート信号線 17a は $(1) \rightarrow (2) \rightarrow (3) \rightarrow (4) \rightarrow (5)$ $\rightarrow \cdot \cdot \cdot \cdot \cdot \cdot$ (1) \rightarrow (2) $\rightarrow \cdot \cdot \cdot \cdot \cdot \cdot \cdot$ と順次走査される。

以降、説明を容易にするため、画素(2)の画素電位(駆動トランジスタ11aのゲートG端子電位)に着目して説明をする。なお、最初は画素16には、全フィールドの画像データが保持されている。また、図153の実施例では、ゲートドライブ回路12aは、1つのオン電圧(Vg1)と2つのオフ電圧(Vgh2、Vgh1)をゲート信号線17aに印加する。ただし、オフ電圧Vgh2>オフ電圧Vgh10.02(V) < Vgh2-Vgh1 < 0.4(V) の条件を満足させる。

A点では前段のゲート信号線 17a (1) の電位変化 (Vgh1 (37gh1 (37gh1) から 37gh1 (37gh1) から 37gh1 (37gh1) に変化することにより、画素 (37gh1) のコンデンサ 19gh1 の電位が変動する (画素電位は 37gh1) をから 37gh1 (37gh1) したがって、駆動用トランジスタ 37gh1 (37gh1) のが 低下する。

B点では、画素 (2) のゲート信号線 17a (2) の電位変化 (Vg h1 (オフ電圧) から Vg l (オン電圧) に変化することにより、

画素電位が変化するが、トランジスタ11b、11cがオン状態であるから、ソース信号線18の電位(電流)を画素16に書きこまれ、コンデンサ19の充電(放電)が開始される。1Hの選択期間内に、目標電圧のVb電圧となる。以上の動作により、コンデンサ19には、画像データに基づいた所定電流が駆動用トランジスタ11aに流れるように設定される。

C点では、ゲート信号線 17a (2) の電位変化(Vg1 (オン電圧)からVgh2 (オフ電圧)に変化し、この電圧変化が、突き抜け電圧として、寄生容量 1381を介して画素電位(2)を変動させる。この電位変化により、画素電位(2)はVc電圧となる。C点では、ゲート信号線 17a の電位がVgh (オフ電圧)に変化し、トランジスタ 11b およびトランジスタ 11c がオフするため、コンデンサ 15 9端子はソース信号線 182 と切り離されVc 電圧が保持される。

1 日期間(画素(2)に選択期間)が完了してから1 日期間の経過後(図154のD点)、ゲート信号線17a(2)の電位が、Vgh2からVgh1に変化する(図152のD点を参照のこと)。ゲート信号線17a(2)の電位変化により、コンデンサ19の電位(画素電位(2))もシフトし、目標電圧のVb電圧となる。以上の動作により、コンデンサ19には、画像データに基づいた所定電流が駆動用トランジスタ11aに流れるように、電圧Vbが保持される。

以上の動作でも明らかであるが、寄生容量1381なでにより発生する突き抜け電圧を、ゲート信号線17aに3つの電圧(Vgh1、Vgh2、Vgl)を印加することにより補償している。この補償により画素16には精度のより電流プログラムを実施することができる。なお、選択期間から1H期間が経過後(図154のD点)に、ゲート

信号線17a (2) の電位をVgh2からVgh1に変化させるとしたが、これに限定するものではない。たとえば、図155に図示するように、1H以内のTa時間後(図155のD点を参照のこと)に変化させてもよい。また、1H以上経過後に変化させてもよい。

また、図153は前段のゲート信号線17aを後段のコンデンサ19の端子電極とする構成であったが、本発明はこれに限定するものではない。図156に図示するように、前段よりも前の画素のゲート信号線17aをコンデンサ19の電極としてもよい。このタイミングチャートを図157に示す。

A点では前前段のゲート信号線17a(1)の電位変化(Vgh1 (オフ電圧)からVgl (オン電圧)に変化することにより、画素(3)のコンデンサ19の電位が変動する(画素電位はVaからVeに変化する)。したがって、駆動用トランジスタ11aのゲート端子G電位が低下する。

B点では、前前段のゲート信号線17a(1)の電位変化(Vg1(オン電圧)からVgh2(オフ電圧)に変化することにより、画素(3)のコンデンサ19の電位が変動する(画素電位はVeからVaに変化する)。したがって、駆動用トランジスタ11aのゲート端子G電位が上昇する。

C点ではゲート信号線 17a (3) の電位変化(Vgh1 (オフ電圧)からVg1 (オン電圧)に変化することにより、画素 (3) のコンデンサ 19 の電位が変動するが、トランジスタ 11b、11cがオン状態であるから、ソース信号線 18 の電位(電流)を画素 16 に書きこまれ、コンデンサ 19 の充電(放電)が開始される。1Hの選択期間内に、目標電圧のVc 電圧となる。以上の動作により、コンデン

260

サ19には、画像データに基づいた所定電流が駆動用トランジスタ1 1aに流れるように設定される。

D点では、ゲート信号線17a(3)の電位変化(Vgl(オン電圧)からVgh2(オフ電圧)に変化し、この電圧変化が、突き抜け電圧として、寄生容量1381を介して画素電位(3)を変動させる。この電位変化により、画素電位(3)はVb電圧となる。C点では、ゲート信号線17aの電位がVgh(オフ電圧)に変化し、トランジスタ11bおよびトランジスタ11cがオフするため、コンデンサ19端子はソース信号線18と切り離されVb電圧が保持される。

1 H期間(画素(3)に選択期間)が完了してから1 H期間の経過後(図157のD点)、ゲート信号線17a(3)の電位が、Vgh2からVgh1に変化する(図157のD点を参照のこと)。ゲート信号線17a(3)の電位変化により、コンデンサ19の電位(画素電位(3))もシフトし、目標電圧のVc電圧となる。以上の動作により、コンデンサ19には、画像データに基づいた所定電流が駆動用トランジスタ11aに流れるように、電圧Vcが保持される。

以上の動作でも明らかであるが、寄生容量1381なでにより発生 する突き抜け電圧を、ゲート信号線17aに3つの電圧(Vgh1、 Vgh2、Vgl)を印加することにより補償している。この補償に より画素16には精度のより電流プログラムを実施することができる。

以上の実施例は、駆動方式の改良あるいは発明により、突き抜け電圧の影響を補償するものであった。画素16の構成によっても突き抜け電圧の発生を抑制することができる。図146は図1のPチャンネルのスイッチングトランジスタ11bを、Pチャンネルトランジスタ11bnで構成したものである。

261

つまりアナログスイッチである。Pチャンネルトランジスタ11bn とNチャンネルトランジスタ11bnを同時にオンさせるため、イン バータ1481を配置している。

図148に図示するように、トランジスタ11bをPチャンネルと Nチャンネルのトランジスタで構成することにより両トランジスタに 印加されるゲート信号線17aからの電圧が打ち消しあう。したがって、突き抜け電圧による電位シフトを大幅に改善することが可能である。なお、図149に図示するように、トランジスタ11bnなどを ダイオード構成にしてもその効果は発揮されることは言うまでもない。

以上のように、画素構成を図148、149などのように構成することにより突き抜け電圧の影響を補償することができる。また、図139などで説明した本発明と組み合わせることにより相乗効果で突き抜け電圧を補償でき、均一な画像表示を実現できる。

以上の実施例は、ゲート信号線17a(WR側選択信号線)の動作を中心に説明した。ゲート信号線17b(EL側選択信号線)の駆動方法について補足しておく。ゲート信号線17b(EL側選択信号線)は、EL素子15に流す電流を制御する信号線である。ただし、図63では、スイッチ631のオンオフ制御により、EL素子15に流す電流を制御する。したがって、以下に補足するゲート信号線17b(EL側選択信号線)の制御方法は、EL素子15に電流を流すタイミングあるいは時間として言い換えることができる。ここで説明を容易にするため、ゲート信号線17b(EL側選択信号線)を例示して説明をする。以降に説明する事項は、本発明の駆動方式のすべてに適用できることは言うまでもない。

図15、図18、図21などでは、ゲート信号線17b (EL側選

択信号線)は1水平走査期間(1 H)を単位として、オン電圧(V g 1)、オフ電圧(V g h)を印加するとして説明をした。しかし、E L素子 1 5 の発光量は、流す電流が定電流の時、流す時間に比例する。したがって、流す時間は1 H単位に限定する必要はない。

図158は、1/4duty駆動である。4H期間に1H期間の間、ゲート信号線17b(EL側選択信号線)にオン電圧が印加され、水平同期信号(HD)に同期してオン電圧が印加されている位置が走査される。したがって、オン時間は1H単位である。

しかし、本発明はこれに限定するものではなく、図161に図示するように1H未満(図161は1/2H)としてもよく、また、1H以下としてもよい。つまり、1H単位に限定されるものではなく、1H単位以外の発生も容易である。ゲートドライバ回路12b(ゲート信号線17bを制御する回路である)の出力段に形成または配置されたOEV2回路を用いればよい。OEV2回路は先に説明したOEV1回路と同様であるので説明を省略する。

図159は、ゲート信号線17b(EL側選択信号線)のオン時間は1Hを単位としていない。奇数画素行のゲート信号線17b(EL側選択信号線)は1H弱の期間オン電圧が印加される。偶数画素行のゲート信号線17b(EL側選択信号線)は、極短い期間オン電圧が印加される。また、奇数画素行のゲート信号線17b(EL側選択信号線)に印加されるオン電圧時間T1と偶数画素行のゲート信号線17b(EL側選択信号線)に印加されるオン電圧時間T2を加えた時間を1H期間となるようにしている。図159を第1フィールドの状態とする。

第1フィールドの次の第2フィールドでは、偶数画素行のゲート信

号線17b(EL側選択信号線)は1H弱の期間オン電圧が印加される。奇数画素行のゲート信号線17b(EL側選択信号線)は、極短い期間オン電圧が印加される。また、偶数画素行のゲート信号線17b(EL側選択信号線)に印加されるオン電圧時間T1と奇数画素行のゲート信号線17b(EL側選択信号線)に印加されるオン電圧時間T2を加えた時間を1H期間となるようにしている。

以上のように、複数画素行でのゲート信号線17b(EL側選択信号線)に印加するオン時間の和を一定となるようにし、また、複数フィールドで各画素行のEL素子15の点灯時間を一定となるようにしてもよい。

図160は、ゲート信号線17b(EL側選択信号線)のオン時間を1.5Hをしている。また、A点におけるゲート信号線17b(EL側選択信号線)の立ち上りと立下りが重なるようにしている。ゲート信号線17b(EL側選択信号線)とソース信号線18とはカップリングしている。そのため、ゲート信号線17b(EL側選択信号線)の波形が変化すると波形の変化がソース信号線18に突き抜ける。この突き抜けによりソース信号線18に電位変動が発生すると電流(電圧)プログラムの精度が低下し、駆動用トランジスタ11aの特性ムラが表示されるようになる。

図160において、A点において、ゲート信号線17B(EL側選択信号線) (1) はオン電圧(Vgl) 印加状態からオフ電圧(Vgh) 印加状態に変化する。ゲート信号線17B(EL側選択信号線) (2) はオフ電圧(Vgh) 印加状態からオン電圧(Vgl) 印加状態に変化する。したがって、A点では、ゲート信号線17B(EL側選択信号線) (1) の信号波形とゲート信号線17B(EL側選択信

号線)(2)の信号波形が打ち消しあう。したがって、ソース信号線18とゲート信号線17B(EL側選択信号線)とがカップリングしていても、ゲート信号線17B(EL側選択信号線)の波形変化がソース信号線18に突き抜けることはない。そのため、良好な電流(電圧)プログラム精度を得ることができ、均一な画像表示を実現できる。なお、図160は、オン時間が1.5Hの実施例であった。しかし、本発明はこれに限定するものではなく、図162に図示するように、オン電圧の印加時間を1H以下としてもよいことは言うまでもない。ゲート信号線17B(EL側選択信号線)にオン電圧を印加する期間を調整することにより、表示画面50の輝度をリニアに調整することができる。これはOEV2回路を制御することにより容易に実現できる。たとえば、図163では、図163の(b)よりも図

また、図164に図示するように、1日期間にオン電圧を印加する期間とオフ電圧を印加する期間の組を複数回設けてもより。図164の(a)は6回設けた実施例である。図164の(b)は3回設けた実施例である。図164の(c)は1回設けた実施例である。図164の(b)の方が表示輝度は低くなる。また、図164の(b)よりも図164の(c)の方が表示輝度は低くなる。したがって、オン期間の回数を制御することにより表示輝度を容易に調整(制御)できる。

163の(c)の方が表示輝度は低くなる。

また、図98の(a)に図示するように、非表示領域52と表示領域53とを規則正しく制御する駆動モードと、図98の(c)に図示するように、非表示領域52と表示領域53とをランダムに制御する

駆動モードと、図98の(b)に図示するようにフレーム(フィールド)ごとに非表示領域52と表示領域53とを繰り返す駆動モードとを選択できるようにしてもよい。また、ユーザーの制御により、また、画像データの内容により、図98の(a)、(b)、(c)を切り替えるように構成してもよい。

図184に、本発明の電流駆動方式のソースドライバIC(回路) 14の1実施例における構成図を示す。図184は、一例として電流 源を3段構成(1841、1842、1843)とした場合の多段式 カレントミラー回路を示している。

図184において、第1段の電流源1841の電流値は、N個(ただし、Nは任意の整数)の第2段電流源1842にカレントミラー回路によりコピーされる。更に、第2段電流源1842の電流値は、M個(ただし、Mは任意の整数)の第3段電流源1843にカレントミラー回路によりコピーされる。この構成により、結果として第1段電流源1841の電流値は、N×M個の第3段電流源1843にコピーされることになる。

例えば、QCIF形式の表示パネルのソース信号線18に1個のドライバIC14で駆動する場合は、176出力(ソース信号線が各RGBで176出力必要なため)となる。この場合は、Nを16個とし、M=11個とする。しがたって、16×11=176となり、176出力に対応できる。このように、NまたはMのうち、一方を8または16もしくはその倍数とすることにより、ドライバICの電流源のレイアウト設計が容易になる。

本発明の多段式カレントミラー回路による電流駆動方式のソースドライバIC(回路)14では、前記したように、第1段電流源184

266

1の電流値を直接N×M個の第3段電流源1843にカレントミラー 回路でコピーするのではなく、中間に第2段電流源1842を配備しているので、そこでトランジスタ特性のばらつきを吸収することが可能である。

特に、本発明は、第1段のカレントミラー回路(電流源1841)と第2段にカレントミラー回路(電流源1842)を密接して配置するところに特徴がある。第1段の電流源1841から第3段の電流源1843(つまり、カレントミラー回路の2段構成)であれば、第1段の電流源と接続される第2段の電流源1843の個数が多く、第1段の電流源1841と第3段の電流源1843を密接して配置することができない。

本発明のソースドライバ回路14のように、第1段のカレントミラー回路(電流源1841)の電流を第2段のカレントミラー回路(電流源1842)にコピーし、第2段のカレントミラー回路(電流源1842)にコピーする構成である。この構成では、第1段のカレントミラー回路(電流源1841)に接続される第2段のカレントミラー回路(電流源1841)に接続される第2段のカレントミラー回路(電流源1841)と第2段のカレントミラー回路(電流源1841)と第2段のカレントミラー回路(電流源1841)と第2段のカレントミラー回路(電流源1841)と第2段のカレントミラー回路(電流源18

密接してカレントミラー回路を構成するトランジスタを配置できれば、当然のことながら、トランジスタのばらつきは少なくなるから、コピーされる電流値のバラツキも少なくなる。また、第2段のカレントミラー回路(電流源1843)の個数も少なくなる。したがって、第2段

のカレントミラー回路(電流源1842)と第3段のカレントミラー 回路(電流源1843)とを密接して配置することができる。

つまり、全体として、第1段のカレントミラー回路(電流源1841)、第2段のカレントミラー回路(電流源1842)、第3段のカレントミラー回路(電流源1843)の電流受け取り部のトランジスタを密接して配置することができる。したがって、密接してカレントミラー回路を構成するトランジスタを配置できるから、トランジスタのばらつきは少なくなり、出力端子からの電流信号のバラツキは極めて少なくなる(精度が高い)。

本発明において、電流源1841、1842、1843と表現したり、カレントミラー回路と表現したりしている。これらは同義に用いている。つまり、電流源とは、本発明の基本的な構成概念であり、電流源を具体的に構成するとカレントミラー回路となるからである。

図185はさらに具体的なソースドライバIC(回路)14の構造図である。図185は第3の電流源1843の部分を図示している。つまり、1つのソース信号線18に接続される出力部である。最終段のカレントミラー構成として、複数の同一サイズのカレントミラー回路(単位トランジスタ1854(1単位))で構成されており、その個数が画像データのビットに対応して、ビット重み付けされている。

なお、本発明のソースドライバIC(回路)14を構成するトランジスタは、MOSタイプに限定するものではなく、バイポーラタイプでもよい。また、シリコン半導体に限定するものではなく、ガリ砒素半導体でもよい。また、ゲルマニウム半導体でもよい。また、基板に低温ポリシリコンなどのポリシリコン技術、アモルファスシリコン技術で直接形成したものでもよい。

268

図185で明らかであるが、本発明の1実施例として、6ビットのデジタル入力の場合を図示している。つまり、2の6乗であるから、64階調表示である。このソースドライバIC14をアレイ基板に積載することにより、赤(R)、緑(G)、青(B)が各64階調であるから、 $64\times64\times64=$ 約26万色を表示できることになる。

64階調の場合は、D0ビットの単位トランジスタ1854は1個、D1ビットの単位トランジスタ1854は2個、D2ビットの単位トランジスタ1854は4個、D3ビットの単位トランジスタ1854は16個、D5ビットの単位トランジスタ1854は16個、D5ビットの単位トランジスタ1854は16個、D5ビットの単位トランジスタ1854は63個であるから、計単位トランジスタ1854は63個である。つまり、本発明は階調の表現数(この実施例の場合は、64階調)-1個の単位トランジスタ1854を1出力と構成(形成)する。なお、単位トランジスタ1個が複数のサブ単位トランジスタに分割されている場合であっても、単位トランジスタが単にサブ単位トランジスタに分割されているだけである。したがって、本発明が、階調の表現数-1個の単位トランジスタで構成されていることには差異はない(同義である)。

図185において、D0はLSB入力を示しており、D5はMSB入力を示している。D0入力端子にHレベル(正論理時)の時、スイッチ1851a(オンオフ手段である。もちろん、単体トランジスタで構成してもよいし、PチャンネルトランジスタとNチャンネルトランジスタとを組み合わせたアナログスイッチなどでもよい)がオンする。すると、カレントミラーを構成する電流源(1単位)1854に向かって電流が流れる。この電流はIC14内の内部配線1853に流れる。この内部配線1853はIC14の端子電極を介してソース

269

信号線18に接続されているから、この内部配線1853に流れる電流が画素16のプログラム電流となる。

たとえば、D1入力端子にHレベル(正論理時)の時、スイッチ1851bがオンする。すると、カレントミラーを構成する2つの電流源(1単位)1854に向かって電流が流れる。この電流はIC14内の内部配線1853に流れる。この内部配線1853はIC14の端子電極を介してソース信号線18に接続されているから、この内部配線1853に流れる電流が画素16のプログラム電流となる。

他のスイッチ1851でも同様である。D2入力端子にHレベル(正論理時)の時は、スイッチ1851cがオンする。すると、カレントミラーを構成する4つの電流源(1単位)1854に向かって電流が流れる。D5入力端子にHレベル(正論理時)の時は、スイッチ1851fがオンする。すると、カレントミラーを構成する32つの電流源(1単位)1854に向かって電流が流れる。

以上のように、外部からのデータ (D0~D5) に応じて、それに 対応する電流源 (1単位) に向かって電流が流れる。したがって、デ ータに応じて、0個から63個に電流源 (1単位) に電流が流れるよ うに構成されている。

なお、本発明は説明を容易にするため、電流源は6ビットの63個としているが、これに限定するものではない。8ビットの場合は、255個の単位トランジスタ1854を形成(配置)すればよい。また、4ビットの時は、15個の単位トランジスタ1854を形成(配置)すればよい。単位電流源を構成するトランジスタ1854は同一のチャンネル幅W、チャンネル幅Lとする。このように同一のトランジスタで構成することにより、ばらつきの少ない出力段を構成すること

270

ができる。

また、単位トランジスタ1854はすべてが、同一の電流を流すことに限定するものではない。たとえば、各単位トランジスタ1854を重み付けしてもよい。たとえば、1単位の単位トランジスタ1854と、2倍の単位トランジスタ1854と、4倍の単位トランジスタ1854などを混在させて電流出力回路を構成してもよい。 しかし、単位トランジスタ1854を重み付けして構成すると、各重み付けした電流源が重み付けした割合にならず、バラツキが発生する可能性がある。したがって、重み付けする場合であっても、各電流源は、1単位の電流源となるトランジスタを複数個形成することにより構成することが好ましい。

単位トランジスタ1854を構成するトランジスタの大きさは一定以上の大きさが必要である。トランジスタサイズが小さいほど出力電流のバラツキが大きくなる。トランジスタ1854の大きさとは、チャンネル長Lとチャンネル幅Wをかけたサイズをいう。たとえば、W= 3μ m、L= 4μ mであれば、1つの単位電流源を構成するトランジスタ1854のサイズは、W×L=12平方 μ mである。トランジスタサイズが小さくなるほどバラツキが大きくなるのはシリコンウエハの結晶界面の状態が影響しているためと考えられる。したがって、1つのトランジスタが複数の結晶界面にまたがって形成されているとトランジスタの出力電流バラツキは小さくなる。

単位トランジスタ1854はNチャンネルで構成することが好ましい。 Pチャンネルトランジスタで構成した単位トランジスタは、Nチャン ネルトランジスタで構成した単位トランジスタに比較して、出力バラ ツキが1.5倍になる。

271

ソースドライバ I C 1 4 の単位トランジスタ 1 8 5 4 は、Nチャンネルトランジスタで構成することが好ましいことから、ソースドライバ I C 1 4 のプログラム電流は、画素 1 6 からソースドライバ I C への 引き込み電流となる。したがって、画素 1 6 の駆動用トランジスタ 1 1 a は P チャンネルで構成される。また、図 1 のスイッチング用トランジスタ 1 1 d も P チャンネルトランジスタで構成される。

以上のことから、ソースドライバIC(回路)14の出力段の単位トランジスタ1854をNチャンネルトランジスタで構成し、画素16の駆動用トランジスタ11aをPチャンネルトランジスタで構成するという構成は、本発明の特徴ある構成である。なお、画素16を構成するトランジスタ11のすべて(トランジスタ11a、11b、11c、11d)をPチャンネルと形成するとよい。Nチャンネルトランジスタを形成するプロセスとなくすことができるから、低コスト化と高歩留まり化を実現できる。

なお、単位トランジスタ1854はIC14に形成するとしたが、これに限定するものではない。低温ポリシリコン技術でソースドライバ回路14を形成してもよい。この場合も、ソースドライバ回路14内の単位トランジスタ1854はNチャンネルトランジスタで構成することが好ましい。

画素16のトランジスタ11をPチャンネルトランジスタで形成し、ゲートドライバ回路12をPチャンネルトランジスタで形成する。このように画素16のトランジスタ11とゲートドライバ回路12の両方をPチャンネルトランジスタで形成することにより基板71を低コスト化できる。しかし、ソースドライバ14は、単位トランジスタ1854をNチャンネルトランジスタで形成することが必要になる。

272

したがって、ソースドライバ回路14は基板71に直接形成することができない。そこで別途、シリコンチップなどでソースドライバ回路14を作製し、基板71に積載する。つまり、本発明は、ソースドライバIC14(映像信号としてのプログラム電流を出力する手段)を外付けする構成である。

また、ゲートドライバ12をPチャンネルで形成すると、オフ電圧 (Vgh)を保持(維持)しやすい。したがって、画素16の駆動用トランジスタ11a、11b、11cをオフ電位に保持しやくいため、本発明のPチャンネルトランジスタから構成された画素構成とマッチングがよく、相乗効果を発揮する。

なお、ソースドライバ回路14はシリコンチップで構成するとしたがこれに限定するものではない。たとえば、低温ポリシリコン技術などでガラス基板に多数個を同時に形成し、チップ状に切断して、基板71に積載してもよい。なお、基板71にソースドライバ回路を積載するとして説明しているが、積載に限定するものではない。ソースドライバ回路14の出力端子を基板71のソース信号線18に接続するのであればいずれの形態でもよい。たとえば、TAB技術でソースドライバ回路14をソース信号線18に接続する方式が例示される。シリコンチップなどに別途ソースドライバ回路14を形成することにより、出力電流のバラツキが低減し、良好な画像表示を実現できる。また、低コスト化が可能である。

また、画素16の選択トランジスタをPチャンネルで構成し、ゲートドライバ回路をPチャンネルトランジスタで構成するという構成は、有機ELなどの自己発光デバイス(表示パネルあるいは表示装置)に限定されるものではない。たとえば、液晶表示デバイス、FED(

フィールドエミッションディスプレイ)にも適用することができる。

画素16のスイッチング用トランジスタ11b、11cがPチャンネルトランジスタで形成されていると、Vghで画素16が選択状態となる。Vglで画素16が非選択状態となる。以前にも説明したが、ゲート信号線17aがオン(Vgl)からオフ(Vgh)になる時に電圧が突き抜ける(突き抜け電圧)。画素16の駆動用トランジスタ11aがPチャンネルトランジスタで形成されていると、黒表示状態の時、この突き抜け電圧によりトランジスタ11aがより電流が流れないようになる。したがって、良好な黒表示を実現できる。黒表示を実現することが困難であるという点が、電流駆動方式の課題である。

本発明では、ゲートドライバ回路12をPチャンネルトランジスタで構成することにより、オン電圧はVghとなる。したがって、Pチャンネルトランジスタで形成された画素16とマッチングがよい。また、黒表示を良好にする効果を発揮させるためには、図1、図2の画素16の構成のように、アノード電圧Vddから駆動用トランジスタ11a、ソース信号線18を介してソースドライバ回路14の単位トランジスタ1854にプログラム電流Iwが流入するように構成することが重要である。したがって、ゲートドライバ回路12および画素16をPチャンネルトランジスタで構成し、ソースドライバ回路14を基板に積載し、かつソースドライバ回路14の単位トランジスタ1854を発揮する。また、Nチャンネルで形成した単位トランジスタ1854に比較して出力電流のバラツキが小さい。同一面積(W・L)のトランジスタ1854で比較した場合、Nチャンネルの単位トランジスタ1854

はPチャンネルの単位トランジスタ1854に比較して、出力電流の ばらつきは、1/1.5から1/2になる。この理由からもソースド ライバIC14の単位トランジスタ1854はNチャンネルで形成す ることが好ましい。

図186に、3段式カレントミラー回路による176出力(N×M=176)の回路図の一例を示す。図186では、第1段カレントミラー回路による電流源1841を親電流源、第2段カレントミラー回路による電流源1842を子電流源、第3段カレントミラー回路による電流源1843を孫電流源と記している。最終段カレントミラー回路である第3段カレントミラー回路による電流源の整数倍の構成により、176出力のばらつきを極力抑え、高精度な電流出力が可能である。

なお、密集して配置するとは、第1の電流源1841と第2の電流源1842とを少なくとも8mm以内の距離に配置(電流あるいは電圧の出力側と電流あるいは電圧の入力側)することをいう。 さらには、5mm以内に配置することが好ましい。この範囲であれば、検討によりシリコンチップ内で配置されてトランジスタの特性(Vt、モビリティ(μ))差がほとんど発生しないからである。また、同様に、第2の電流源1842と第3の電流源1843(電流の出力側と電流の入力側)も少なくとも8mm以内の距離に配置する。 さらに好ましくは、5mm以内の位置に配置することが好ましい。以上の事項は、本発明の他の実施例においても適用されることは言うまでもない。

この電流あるいは電圧の出力側と電流あるいは電圧の入力側とは、 以下の関係を意味する。図187の電圧受け渡しの場合は、第(I) 段の電流源のトランジスタ1841(出力側)と第(I+1)の電流

275

源のトランジスタ1842a(入力側)とを密集して配置する関係である。図188の電流受け渡しの場合は、第(I)段の電流源のトランジスタ1841a(出力側)と第(I+1)の電流源のトランジスタ1842b(入力側)とを密集して配置する関係である。

なお、図186、図187などにおいて、トランジスタ1841は 1個としたが、これに限定するものではない。たとえば、小さなサブトランジスタ1841を複数個形成し、この複数個のサブトランジスタのソースまたはドレイン端子を抵抗491と接続して単位トランジスタ1854を構成してもよい。小さなサブトランジスタを複数個並列に接続することのより、単位トランジスタ1854のばらつきを低減することができる。

同様に、トランジスタ1842aは1個としたが、これに限定するものではない。たとえば、小さなトランジスタ1842aを複数個形成し、このトランジスタ1842aの複数個のゲート端子を、トランジスタ1841のゲート端子と接続してもよい。小さなトランジスタ1842aを複数個並列に接続することのより、トランジスタ1842aのばらつきを低減することができる。

したがって、本発明の構成としては、1つのトランジスタ1841 と複数個のトランジスタ1842aとを接続する構成、複数個のトランジスタ1841と1個のトランジスタ1842aとを接続する構成 、複数個のトランジスタ1841と複数個のトランジスタ1842a とを接続する構成が例示される。以上の実施例は後に詳細に説明する。

以上の事項は、図189のトランジスタ1843aとトランジスタ 1843bとの構成にも適用される。1つのトランジスタ1843a と複数個のトランジスタ1843baとを接続する構成、複数個のト

276

ランジスタ1843aと1個のトランジスタ1843bとを接続する構成、複数個のトランジスタ1843aと複数個のトランジスタ1843aと複数個のトランジスタ1843bとを接続する構成が例示される。小さなトランジスタ1843のばらつきを低減することができるからである。

以上の事項は、図189のトランジスタ1842a、1842bとの関係にも適用することができる。また、図185のトランジスタ1843bも複数個のトランジスタで構成することが好ましい。

ここで、ソースドライバIC14はシリコンチップで形成するとして 説明するが、これに限定するものではない。ソースドライバIC14 は、ガリウム基板、ゲルマニウム基板など形成された他の半導体チッ プでもよい。また、単位トランジスタ1854は、バイポーラトラン ジスタ、CMOSトランジスタ、FET、バイCMOSトランジスタ 、DMOSトランジスタのいずれでもよい。しかし、単位トランジスタ タ1854の出力バラツキを小さくする観点から、単位トランジスタ 1854はCMOSトランジスタで構成することが好ましい。

単位トランジスタ1854はNチャンネルで構成することが好ましい。 Pチャンネルトランジスタで構成した単位トランジスタは、Nチャン ネルトランジスタで構成した単位トランジスタに比較して、出力バラ ツキが1.5倍になる。

ソースドライバIC14の単位トランジスタ1854は、Nチャンネルトランジスタで構成することが好ましいことから、ソースドライバIC14のプログラム電流は、画素16からソースドライバICへの引き込み電流となる。したがって、画素16の駆動用トランジスタ11aはPチャンネルで構成される。また、図1のスイッチング用トラ

ンジスタ11dもPチャンネルトランジスタで構成される。

以上のことから、ソースドライバIC(回路)14の出力段の単位トランジスタ1854をNチャンネルトランジスタで構成し、画素16の駆動用トランジスタ11aをPチャンネルトランジスタで構成するという構成は、本発明の特徴ある構成である。なお、画素16を構成するトランジスタ11のすべて(トランジスタ11a、11b、11c、11d)をPチャンネルと形成するとよい。Nチャンネルトランジスタを形成するプロセスとなくすことができるから、低コスト化と高歩留まり化を実現できる。

なお、単位トランジスタ1854はIC14に形成するとしたが、これに限定するものではない。低温ポリシリコン技術でソースドライバ回路14を形成してもよい。この場合も、ソースドライバ回路14内の単位トランジスタ1854はNチャンネルトランジスタで構成することが好ましい。

図188は電流受け渡し構成の実施例である。なお、図187は電圧受け渡し構成の実施例である。 図187、図188とも回路図としては同じであり、レイアウト構成すなわち配線の引き回し方が異なる。図187において、1841は第1段電流源用Nチャンネルトランジスタ、1842aは第2段電流源用Nチャンネルトランジスタ、1842bは第2段電流源用Pチャンネルトランジスタである。

図188において、1841aは第1段電流源用Nチャンネルトランジスタ、1842aは第2段電流源用Nチャンネルトランジスタ、1842bは第2段電流源用Pチャンネルトランジスタである。

図187では、可変抵抗491 (電流を変化するために用いるものである) とNチャンネルトランジスタ1841で構成される第1段電

流源のゲート電圧が、第2段電流源のNチャンネルトランジスタ1842aのゲートに受け渡されているので、電圧受け渡し方式のレイアウト構成となる。

一方、図188では、可変抵抗491とNチャンネルトランジスタ1841aで構成される第1段電流源のゲート電圧が、隣接する第2段電流源のNチャンネルトランジスタ1842aのゲートに印加され、その結果トランジスタに流れる電流値が、第2段電流源のPチャンネルトランジスタ1842bに受け渡されているので、電流受け渡し方式のレイアウト構成となる。

なお、本発明の実施例では説明を容易にするため、あるいは理解を容易にするために、第1の電流源と第2の電流源との関係を中心に説明しているが、これに限定されるものではなく、第2の電流源と第3の電流源との関係、あるいはそれ以外の電流源との関係においても適用される(適用できる)ことは言うまでもない。

図187に示した電圧受け渡し方式のカレントミラー回路のレイアウト構成では、カレントミラー回路を構成する第1段の電流源のNチャンネルトランジスタ1841と第2段の電流源のNチャンネルトランジスタ1842aが離れ離れになる(離れ離れになりやすいというべきではある)ので、両者のトランジスタ特性に相違が生じやすい。したがって、第1段電流源の電流値が第2段電流源に正確に伝達されず、ばらつきが生じやすい。

それに対して、図188に示した電流受け渡し方式のカレントミラー回路のレイアウト構成では、カレントミラー回路を構成する第1段電流源のNチャンネルトランジスタ1841aと第2段電流源のNチャンネルトランジスタ1842aが隣接している(隣接して配置しや

すい)ので、両者のトランジスタ特性に相違は生じにくく、第1段電流源の電流値が第2段電流源に正確に伝達され、ばらつきが生じにくい。

以上のことから、本発明の多段式カレントミラー回路の回路構成(本発明の電流駆動方式のソースドライバ回路(IC)14として、電圧受け渡しではなく、電流受け渡しとなるレイアウト構成とすることにより、よりばらつきの小さくでき好ましい。以上の実施例は本発明の他の実施例にも適用できることは言うまでもない。

なお、説明の都合上、第1段電流源から第2段電流源の場合を示したが、第2段電流源から第3段電流源、第3段電流源から第4段電流源、・・・などの多段の場合も同様であることは言うまでもない。また、本発明は1段の電流源構成を採用してもよいことは言うまでもない

図189は、図186の3段構成のカレントミラー回路(3段構成の電流源)を、電流受け渡し方式にした場合の例を示している(したがって、図186は電圧受け渡し方式の回路構成である)。

図189では、まず、可変抵抗491とNチャンネルトランジスタ 1841で基準電流が作成される。なお、可変抵抗491で基準電流 を調整するように説明しているが、実際は、ソースドライバIC(回路) 14内に形成(もしくは配置) された電子ボリウム回路によりトランジスタ1841のソース電圧が設定され、調整されるように構成 される。もしくは、図185に図示するような多数の電流源(1単位) 1854から構成される電流方式の電子ボリウムから出力される電流を直接にトランジスタ1841のソース端子に供給することにより 基準電流は調整される。

トランジスタ1841による第1段電流源のゲート電圧が、隣接する第2段電流源のNチャンネルトランジスタ1842aのゲートに印加され、その結果トランジスタに流れる電流値が、第2段電流源のPチャンネルトランジスタ1842bによるゲート電圧が、隣接する第3段電流源のNチャンネルトランジスタ1843aのゲートに印加され、その結果トランジスタに流れる電流値が、第3段電流源のNチャンネルトランジスタに流れる電流値が、第3段電流源のNチャンネルトランジスタ1843bに受け渡される。第3段電流源のNチャンネルトランジスタ1843bのゲートには図185に図示する多数のNチャンネルの単位トランジスタ1854が必要なビット数に応じて形成(配置)される。

以下、本発明の表示パネルについて説明をする。本発明の表示パネルは、画素およびゲートドライバ回路12をポリシリコン技術で形成している。ソースドライバ回路14はシリコンウエハを加工したICチップから構成されている。したがって、ソースドライバ回路14はソースドライバICである。ソースドライバIC14は、COG技術でアレイ基板71に積載する。そのため、ソースドライバIC14下には空間がある。この空間(アレイ基板面)にアノード線を形成する。

図83に図示するようにアノード接続端子からアノード線832が 配線され、ソースドライバICの両側に形成されたアノード線832 は、IC14下に形成されたアノード結合線835で電気的に接続さ れている。

IC14の出力側には共通アノード線833が形成または配置されている。共通アノード線833からアノード配線834が分岐されている。アノード配線834はQCIFパネルの場合は、176×RG

 $B=5\ 2\ 8$ 本である。アノード配線 $8\ 3\ 4$ を介して、図 1 などで図示する V d d 電圧(アノード電圧)が供給される。 1 本のアノード配線 $8\ 3\ 4$ には、E L 素子 $1\ 5$ が低分子材料の場合は、最大で $2\ 0\ 0\ \mu$ A 程度の電流が流れる。したがって、共通アノード配線 $8\ 3\ 3$ には、 $2\ 0\ 0\ \mu$ A \times $5\ 2\ 8$ で約 $1\ 0\ 0$ m A の電流が流れる。

したがって、共通アノード配線 833 での電圧降下を0.2 (V) 以内にするには、電流が流れる最大経路の抵抗値が 2Ω (100 m A 流れるとして) 以下にする必要がある。

アノード結合線835はICチップ14の下に形成(配置)する。 形成する線幅は、低抵抗化の観点から、極力太い方がよいことは言う までのない。その他、アノード結合線835は遮光の機能を持たせる ことが好ましい。EL素子15が発生する光のよって、ソースドライ バIC14にホトコンダクタ現象が発生し、誤動作を防止するためで ある。なお、アノード結合線835を金属材料で所定膜厚形成すれば 、遮光の効果があることはいうまでもない。

アノード結合線835が太くできない時、あるいは、ITOなどの透明材料で形成するときは、アノード結合線835に積層して、あるいは多層に、光吸収膜あるいは光反射膜をICチップ14下(基本的にはアレイ71の表面)に形成する。また、アノード結合線835は、完全な遮光膜であることを必要としない。部分に開口部があってもよく。また、回折効果、散乱効果を発揮するものでもよい。また、アノード結合線835に積層させて、光学的干渉多層膜からなる遮光膜を形成または配置してもよい。

もちろん、アレイ基板71とICチップ14との空間に、金属箔あるいは板あるいはシートからなる反射板(シート)、光吸収板(シー

ト)を配置あるいは挿入あるいは形成してもよいことは言うまでもない。また、金属箔に限定されず、有機材料あるいは無機材料からなる箔あるいは板あるいはシートからなる反射板(シート)、光吸収板(シート)を配置あるいは挿入あるいは形成してもよいことは言うまでもない。また、アレイ基板71とICチップ14との空間に、ゲルあるいは液体からなる光吸収材料、光反射材料を注入あるいは配置してもよい。さらに前記ゲルあるいは液体からなる光吸収材料、光反射材料を加熱により、あるいは光照射により硬化させることが好ましい。なお、ここでは説明を容易にするために、アノード結合線835を遮光膜(反射膜)にするとして説明をする。

アノード結合線835はアレイ基板71の表面(なお、表面に限定するものではない。遮光膜/反射膜とするという思想を満足させるためには、ICチップ14の裏面に光が入射しなければよいのである。したがって、基板71の内面あるいは内層にアノード結合線835などを形成してもよいことは言うまでもない。また、基板71の裏面にアノード結合線835(反射膜、光吸収膜として機能する構成または構造)を形成することのより、IC14に光が入射することを防止または抑制できるのであれば、アレイ基板71の裏面でもよい。

また、図83などでは、遮光膜などはアレイ基板71に形成するとしたがこれに限定するものではなく、ICチップ14の裏面に直接に遮光膜などを形成してもよい。この場合は、ICチップ14の裏面に絶縁膜(図示せず)を形成し、この絶縁膜上に遮光膜もしくは反射膜などを形成する。

また、ソースドライバ回路14がアレイ基板71に直接に形成する 構成(低温ポリシリコン技術、高温ポリシリコン技術、固相成長技術 、アモルファスシリコン技術によるドライバ構成)の場合は、遮光膜、光吸収膜あるいは反射膜を基板 7 1 に形成し、その上にドライバ回路 1 4 を形成(配置) すればよい。

ICチップ14には電流出力回路1461など、微少電流を流すトランジスタ素子が多く形成されている(図146)。微少電流を流すトランジスタ素子に光が入射すると、ホトコンダクタ現象が発生し、出力電流(プログラム電流Iw)などが異常な値(バラツキが発生するなど)となる。特に、有機ELなどの自発光素子は、基板71内でEL素子15から発生した光が乱反射するため、表示領域50以外の箇所から強い光が放射される。この放射された光が、ICチップ14の回路形成部1461に入射するとホトコンダクタ現象を発生する。したがって、ホトコンダクタ現象の対策は、EL表示デバイスに特有の対策である。

この課題に対して、本発明では、アノード結合線835を基板71 上に構成し、遮光膜する。アノード結合線835の形成領域は図83 に図示するように、回路形成部1461を被覆するようにする。以上 のように、遮光膜(アノード結合線835)を形成することにより、 ホトコンダクタ現象を完全に防止できる。特にアノード結合線835 などのEL電源線は、画面書き換えに伴い、電流がながれて多少の電 位が変化する。しかし、電位の変化量は、1Hタイミングで少しずつ 変化するため、ほど、グランド電位(電位変化しないという意味)と して見なせる。したがって、アノード結合線835は遮光の機能だけ でなく、シールドの効果も発揮する。

共通アノード線832の電圧降下、アノード配線834の電圧降下 を抑制するため、図84に図示するように、表示画面50の上側に共 通アノード線832aを形成し、表示画面50の下側に共通アノード線832bを形成して、アノード配線834の上下でショート状態にするとよい。

また、図85に図示するように、画面50の上下にソースドライバ 回路14を配置することも好ましい。また、図86に図示するように 、表示画面50を表示画面50aと表示画面50bに分割し、表示画 面50aをソースドライバ回路14aで駆動し、表示画面50bをソ ースドライバ回路14bで駆動するようにしてもよい。

有機ELなどの自発光素子は、基板71内でEL素子15から発生した光が乱反射するため、表示領域50以外の箇所から強い光が放射される。この乱反射光を防止あるいは抑制するため、画像表示に有効な光が通過しない箇所(無効領域)に光吸収膜を形成するとよい。光吸収膜を形成する箇所は、封止フタ85の外面、封止フタ85の内面、基板70の側面、基板の画像表示領域以外(光吸収膜1011b)などである。なお、光吸収膜に限定するものではなく、光吸収シートを取り付けてもよく、また、光吸収壁でもよい。また、光吸収の概念には、光を散乱させることのより、光を発散させる方式あるいは構造も含まれる。また、広義には反射により光を封じこめる方式あるいは構成も含まれる。

光吸収膜を構成する物質としては、アクリル樹脂などの有機材料に カーボンを含有させたもの、黒色の色素あるいは顔料を有機樹脂中に 分散させたもの、カラーフィルタの様にゼラチンやカゼインを黒色の 酸性染料で染色したものが例示される。その他、単一で黒色となるフ ルオラン系色素を発色させて用いたものでもよく、緑色系色素と赤色 系色素とを混合した配色ブラックを用いることもできる。また、スパ ッタにより形成されたPrMnO3膜、プラズマ重合により形成されたフタロシアニン膜等が例示される。

図94は本発明の電源回路の構成図である。942は制御回路である。抵抗945aと954bの中点電位を制御し、トランジスタ946のゲート信号を出力する。トランス941の1次側には電源Vpcが印加され、1次側の電流がトランジスタ946のオンオフ制御により2次側に伝達される。943は整流ダイオードであり、944は平滑化コンデンサである。

アノード電圧V d d d は抵抗 9 4 5 b に出力電圧が調整される。V s s はカソード電圧である。カソード電圧V s s は図 9 5 に図示するように 2 つの電圧を選択して出力できるように構成されている。選択はスイッチ 9 5 1 で行う。図 9 5 では、スイッチ 9 5 1 により - 9 (V)が選択されている。

スイッチ951の選択は温度センサ952からの出力結果による。パネル温度が低いときは、Vss電圧として、-9(V)を選択する。一定以上のパネル温度の時は、-6(V)を選択する。これは、EL素子15に温特があり、低温側でEL素子15の端子電圧が高くなるためである。なお、図95では、2つの電圧から1つの電圧を選択し、Vss(カソード電圧)とするとしたが、これに限定するものではなく、3つ以上の電圧からVss電圧を選択できるように構成してもよい。以上の事項は、Vddについても同様に適用される。

図95のように、複数の電圧をパネル温度により選択できるように構成することで、パネルの消費電力を低減することができる。一定温度以下の時に、Vss電圧を低下させればよいからである。通常は、電圧が低いVss=-6 (V) を使用することができる。なお、スイ

ッチ951は図96に図示するように構成してもよい。なお、複数のカソード電圧 Vssを発生させるのは、図96のトランス941から中間タップをとりだすことにより容易に実現できる。アノード電圧 Vd の場合も同様である。

図97は電位設定の説明図である。ソースドライバIС14はGN Dを基準にする。ソースドライバIС14の電源はVccである。Vcccはアノード電圧 (Vdd) と一致させてもよい。本発明では消費電力の観点から、Vcc

本発明は有機EL表示装置について説明をしているが、有機EL表示装置に用いる表示パネルは有機EL表示パネルのみに限定されるものではない。たとえば、図99に図示するように有機EL表示パネルをメイン表示パネルとして用い、液晶表示パネル991をサブ表示パネルとして用いる表示装置を構成してもよい。

図100は、メイン表示用のアレイ基板71aとサブ表示用のアレイ基板71bをもちいたEL表示パネルの構成図である。アレイ基板71aとアレイ基板71b間に乾燥剤107が配置されている(封入されている)(図101を参照のこと)。

1001はACFなどの接続樹脂である。ソースドライバ回路14からの信号は、アレイ基板71aのソース信号線18、接続樹脂10

01を介してアレイ基板71bのソース信号線18に伝達される。

1004は偏光板あるいは円偏光板である。偏光板1004とアレイ基板71間には拡散剤1003が配置または形成されている。拡散剤1003は偏光板1004とアレイ基板71とをはり合わせる接着剤としても機能する。拡散剤1004は、アクリル系接着剤内に酸化チタンの微粉末が添加されたもの、アクリル系接着剤内に炭酸カルシウムの微粉末が添加されたものが例示される。拡散剤1004によりEL素子15から発生した光の取り出し効率が向上する。

図101はアレイ基板71aとアレイ基板71b間にガラスリング1011を配置した構成である。ガラスリング1011を使用することにより、アレイ基板71aとアレイ基板71b間の距離を自由に設定できるようになる。

図102は本発明のパネルモジュールの構成図である。フレキ10 21はコネクタ端子1023に入力された信号をソースドライバIC 14およびゲートドライバ回路12に伝達する機能を有する。また、 1022はコントロールICである。

コントロールIC1022はシリアルの映像データをパラレル変換 してソースドライバIC14に入力する。また、パネルの制御データ を解読してソースドライバ回路14などを制御する機能を有する。

図103は信号の流れを模式的に示したものである。シリアルデータ1031がフレキ1021の配線を介してコントロールIC1022に入力される。コントロールIC1022はシリアル/パラレルデータ変換を行い、パラレル映像データ1032、ゲートドライフ回路制御データ1033に展開する。

図104はコントローラIC1022が展開するデータを記載した

ものである。入力はシリアルの映像信号DATA、シリアルの制御データIDおよびクロックCLKである。出力は、パラレルの映像データ (RDATA (赤データ)、GDATA (緑データ)、BDATA (青データ))、プリチャージ電圧 (RPV (赤用プリチャージ電圧)、GPV (緑用プリチャージ電圧)、BPV (青用プリチャージ電圧)、クロック (CLK)、上下反転信号 (UD)、EL側のゲート回路制御信号 (ELCNTL)、WR側のゲート回路制御信号 (WRCNTL)などである。

図108は入力データ信号のタイムングチャートである。IDはHレベルの時、DATAが映像信号であることを示し、Lレベルの時、DATAが制御データであることを示す。データはCLKの立ち上りで検出する。図109は制御データIDもシリアル入力にした実施例である。また、図110は入力信号をLVDS信号とした実施例である。

図105は本発明の表示パネルの構成図である。図105の(a) は表示パネルの裏面であり、図105の(b) はAA'線での断面図である。表示パネルの裏面には、放熱板1051が取り付けられている。また、図11で説明した薄膜封止が実施されている。放熱板1051は薄膜封止膜111上にシリコン系の接着剤(図示せず)で接着されている。前記接着剤は、EL素子15で発熱した熱の伝導体としても作用する。放熱板には複数の穴1052が形成されている。この穴1052内を空気が通過し、パネルの熱を放熱する。

図106に図示するように、回路基板(プリント基板)1062上には実装部品1061が実装されている。回路基板1062はパネルの接続端子とフレキ基板1021で取り付けられている。したがって

289

、回路基板1062からの信号は、フレキ基板1021を介してパネル基板71に伝達される。

プリント基板1062と基板71とは接触し、薄膜封止膜111に 傷がつかないように、プリント基板1062上に緩衝部材(緩衝突起)1063が形成されている(図106の(a))。緩衝部材106 3はアクリル樹脂、ポリウレタン樹脂、ポリイミド樹脂で形成すると よい。なお、緩衝部材1063は図106の(b)に図示するように 、パネル基板71側に形成してもよい。図107に図示するように、 筐体573上にパネル基板71を配置する場合は、筐体573とパネ ル基板71間に緩衝部材1063を配置するとよい。

つぎに、本発明の駆動方式を実施する本発明の表示機器についての 実施例について説明をする。図57は情報端末装置の一例としての携 帯電話の平面図である。筐体573にアンテナ571、テンキー57 2などが取り付けられている。572などが表示色切換キーあるいは 電源オンオフ、フレームレート切り替えキーである。

キー572を1度押さえると表示色は8色モードに、つづいて同一キー572を押さえると表示色は256色モード、さらにキー572を押さえると表示色は4096色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー572は3つ(以上)となる。

キー572はプッシュスイッチの他、スライドスイッチなどの他の メカニカルなスイッチでもよく、また、音声認識などにより切換るも のでもよい。たとえば、4096色を受話器に音声入力すること、た とえば、「高品位表示」、「256色モード」あるいは「低表示色モ

290

ード」と受話器に音声入力することにより表示パネルの表示画面 5 0 に表示される表示色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。

また、表示色の切り替えは電気的に切換るスイッチでもよく、表示パネルの表示部21に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切換る、あるいはクリックボールのように回転あるいは方向により切換るように構成してもよい。

572は表示色切換キーとしたが、フレームレートを切換るキーなどとしてもよい。また、動画と静止画とを切換るキーなどとしてもよい。また、動画と静止画とフレームレートなどの複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に(連続的に)フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサC、抵抗Rのうち、抵抗Rを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、1つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。

なお、表示色などによりフレームレートを切換るという技術的思想 は携帯電話に限定されるものではなく、パームトップコンピュータや 、ノートパソコン、ディスクトップパソコン、携帯時計など表示画面 を有する機器に広く適用することができる。

図57で説明した本発明の携帯電話では図示していないが、筐体の 裏側にCCDカメラを備えている。CCDカメラで撮影し画像は即時 に表示パネルの表示画面50に表示できる。CCDカメラで撮影した データは、表示画面50に表示することができる。CCDカメラの画像データは24ビット(1670万色)、18ビット(26万色)、16ビット(6.5万色)、12ビット(4096色)、8ビット(256色)をキー572入力で切り替えることができる。

図58は本発明の実施の形態におけるビューファインダの断面図である。但し、説明を容易にするため模式的に描いている。また一部拡大あるいは縮小した箇所が存在し、また、省略した箇所もある。たとえば、図58において、接眼カバーを省略している。以上のことは他の図面においても該当する。

ボデー573の裏面は暗色あるいは黒色にされている。これは、EL表示パネル(表示装置)574から出射した迷光がボデー573の内面で乱反射し表示コントラストの低下を防止するためである。また、表示パネルの光出射側には位相板($\lambda/4$ 板など)108、偏光板109などが配置されている。このことは図10、図11でも説明している。

接眼リング581には拡大レンズ582が取り付けられている。観察者は接眼リング581をボデー573内での挿入位置を可変して、表示パネル574の表示画像50にピントがあうように調整する。

また、必要に応じて表示パネル574の光出射側に正レンズ583 を配置すれば、拡大レンズ582に入射する主光線を収束させること ができる。そのため、拡大レンズ582のレンズ径を小さくすること ができ、ビューファインダを小型化することができる。

図59はビデオカメラの斜視図である。ビデオカメラは撮影(撮像)レンズ部592とビデオかメラ本体573と具備し、撮影レンズ部592とビューファインダ部573とは背中合わせとなっている。ま

292

た、ビューファインダ(図58も参照)573には接眼カバーが取り 付けられている。観察者(ユーザー)はこの接眼カバー部から表示パ ネル574の画像50を観察する。

一方、本発明のEL表示パネルは表示モニターとしても使用されている。表示部50は支点591で角度を自由に調整できる。表示部50を使用しない時は、格納部593に格納される。

スイッチ594は以下の機能を実施する切り替えあるいは制御スイッチである。スイッチ594は表示モード切り替えスイッチである。スイッチ594は、携帯電話などにも取り付けることが好ましい。この表示モード切り替えスイッチ594について説明をする。

本発明の駆動方法の1つにN倍の電流をEL素子15に流し、1Fの1/Mの期間だけ点灯させる方法がある。この点灯させる期間を変化させることのより、明るさをデジタル的に変更することができる。たとえば、N=4として、EL素子15には4倍の電流を流す。点灯期間を1/Mとし、M=1、2、3、4と切り替えれば、1倍から4倍までの明るさ切り替えが可能となる。なお、M=1、1.5、2、3、4、5、6などと変更できるように構成してもよい。

以上の切り替え動作は、携帯電話の電源をオンしたときに、表示画面50を非常に明るく表示し、一定の時間を経過した後は、電力セーブするために、表示輝度を低下させる構成に用いる。また、ユーザーが希望する明るさに設定する機能としても用いることができる。たとえば、屋外などでは、画面を非常に明るくする。屋外では周辺が明るく、画面が全く見えなくなるからである。しかし、高い輝度で表示し続けるとEL素子15は急激に劣化する。そのため、非常に明るくする場合は、短時間で通常の輝度に復帰させるように構成しておく。さ

らに、高輝度で表示させる場合は、ユーザーがボタンと押すことにより表示輝度を高くできるようの構成しておく。

したがって、ユーザーがボタン594で切り替えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成しておくことが好ましい。また、表示輝度を50%、60%、80%とユーザーなどが設定できるように構成しておくことが好ましい。

なお、表示画面 5 0 はガウス分布表示にすることが好ましい。ガウス分布表示とは、中央部の輝度が明るく、周辺部を比較的暗くする方式である。視覚的には、中央部が明るければ周辺部が暗くとも明るいと感じられる。主観評価によれば、周辺部が中央部に比較して 7 0 %の輝度を保っておれば、視覚的に遜色ない。さらに低減させて、 5 0 %輝度としてもほぼ、問題がない。本発明の自己発光型表示パネルでは、以前に説明したN倍パルス駆動(N倍の電流をE L素子 1 5 に流し、1 F の 1 / M の期間だけ点灯させる方法)を用いて画面の上から下方向に、ガウス分布を発生させている。

具体的には、画面の上部と下部ではMの値と大きくし、中央部でMの値を小さくする。これは、ゲートドライバ12のシフトレジスタの動作速度を変調することなどにより実現する。画面の左右の明るさ変調は、テーブルのデータと映像データとを乗算することにより発生させている。以上の動作により、周辺輝度(画角0.9)を50%にした時、100%輝度の場合に比較して約20%の低消費電力化が可能である。周辺輝度(画角0.9)を70%にした時、100%輝度の場合に比較して約15%の低消費電力化が可能である。

なお、ガウス分布表示はオンオフできるように切り替えスイッチな

どを設けることが好ましい。たとえば、屋外などで、ガウス表示させると画面周辺部が全く見えなくなるからである。したがって、ユーザーがボタンで切り替えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成しておくことが好ましい。また、周辺輝度を50%、60%、80%とユーザーなどが設定できるように構成しておくことがこのましい。

液晶表示パネルではバックライトで固定のガウス分布を発生させている。したがって、ガウス分布のオンオフを行うことはできない。ガウス分布をオンオフできるのは自己発光型の表示デバイス特有の効果である。

また、フレームレートが所定の時、室内の蛍光灯などの点灯状態と干渉してフリッカが発生する場合がある。つまり、蛍光灯が60Hzの交流で点灯しているとき、EL表示素子15がフレームレート60Hzで動作していると、微妙な干渉が発生し、画面がゆっくりと点滅しているように感じられる場合がある。これをさけるにはフレームレートを変更すればよい。本発明はフレームレートの変更機能を付加している。また、N倍パルス駆動(N倍の電流をEL素子15に流し、1Fの1/Mの期間だけ点灯させる方法)において、NまたはMの値を変更できるように構成している。

以上の機能をスイッチ594で実現できるようにする。スイッチ594は表示画面50のメニューにしたがって、複数回おさえることにより、以上に説明した機能を切り替え実現する。

なお、以上の事項は、携帯電話だけに限定されるものではなく、テ レビ、モニターなどに用いることができることはいうまでもない。ま

た、どのような表示状態にあるかをユーザーがすぐに認識できるよう に、表示画面にアイコン表示をしておくことが好ましい。以上の事項 は以下の事項に対しても同様である。

本実施の形態のEL表示装置などはビデオカメラだけでなく、図60に示すような電子カメラにも適用することができる。表示装置はカメラ本体601に付属されたモニター50として用いる。カメラ本体601にはシャッタ603の他、スイッチ594が取り付けられている。

以上は表示パネルの表示領域が比較的小型の場合であるが、30インチ以上と大型となると表示画面50がたわみやすい。その対策のため、本発明では図61に示すように表示パネルに外枠611をつけ、外枠611をつりさげられるように固定部材614で取り付けている。この固定部材614を用いて、壁などに取り付ける。

しかし、表示パネルの画面サイズが大きくなると重量も重たくなる。 そのため、表示パネルの下側に脚取り付け部613を配置し、複数の 脚612で表示パネルの重量を保持できるようにしている。

脚612はAに示すように左右に移動でき、また、脚612はBに示すように収縮できるように構成されている。そのため、狭い場所であっても表示装置を容易に設置することができる。

図61のテレビでは、画面の表面を保護フィルム(保護板でもよい)で被覆している。これは、表示パネルの表面に物体があたって破損することを防止することが1つの目的である。保護フィルムの表面にはAIRコートが形成されており、また、表面をエンボス加工することにより表示パネルに外の状況(外光)が写り込むことを抑制している。

保護フィルムと表示パネル間にビーズなどを散布することにより、 一定の空間が配置されるように構成されている。また、保護フィルム の裏面に微細な凸部を形成し、この凸部で表示パネルと保護フィルム 間に空間を保持させる。このように空間を保持することにより保護フィルムからの衝撃が表示パネルに伝達することを抑制する。

また、保護フィルムと表示パネル間にアルコール、エチレングリコールなど液体あるいはゲル状のアクリル樹脂あるいはエポキシなどの固体樹脂などの光結合剤を配置または注入することも効果がある。界面反射を防止できるとともに、前記光結合剤が緩衝材として機能するからである。

保護フィルムをしては、ポリカーボネートフィルム(板)、ポリプロピレンフィルム(板)、アクリルフィルム(板)、ポリエステルフィルム(板)、PVAフィルム(板)などが例示される。その他エンジニアリング樹脂フィルム(ABSなど)を用いることができることは言うまでもない。また、強化ガラスなど無機材料からなるものでもよい。保護フィルムを配置するかわりに、表示パネルの表面をエポキシ樹脂、フェノール樹脂、アクリル樹脂で0.5mm以上2.0mm以下の厚みでコーティングすることも同様の効果がある。また、これらの樹脂表面にエンボス加工などをすることも有効である。

また、保護フィルムあるいはコーティング材料の表面をフッ素コートすることも効果がある。表面についた汚れを洗剤などで容易にふき落とすことができるからである。また、保護フィルムを厚く形成し、フロントライトと兼用してもよい。

本発明の実施例における表示パネルは、3辺フリーの構成と組み合わせることも有効であることはいうまでもない。特に3辺フリーの構

成は画素がアモルファスシリコン技術を用いて作製されているときに有効である。また、アモルファスシリコン技術で形成されたパネルでは、トランジスタ素子の特性バラツキのプロセス制御が不可能のため、本発明のN倍パルス駆動、リセット駆動、ダミー画素駆動などを実施することが好ましい。つまり、本発明におけるトランジスタなどは、ポリシリコン技術によるものに限定するものではなく、アモルファスシリコンによるものであってもよい。

なお、本発明のN倍パルス駆動(図13、図16、図19、図20 、図22、図24、図30など)などは、低温ポリシリコン技術でトランジスタ11を形成して表示パネルよりも、アモルファスシリコン技術でトランジスタ11を形成した表示パネルに有効である。アモルファスシリコンのトランジスタ11では、隣接したトランジスタの特性がほぼ一致しているからである。したがって、加算した電流で駆動しても個々のトランジスタの駆動電流はほぼ目標値となっている(特に、図22、図24、図30のN倍パルス駆動はアモルファスシリコンで形成したトランジスタの画素構成において有効である)。

本発明の実施例で説明した技術的思想はビデオカメラ、プロジェクター、立体テレビ、プロジェクションテレビなどに適用できる。また、ビューファインダ、携帯電話のモニター、PHS、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。

また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチルカメラにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、腕時計およ

びその表示装置にも適用できる。

さらに、家庭電器機器の表示モニター、ポケットゲーム機器および そのモニター、表示パネル用バックライトあるいは家庭用もしくは業 務用の照明装置などにも適用あるいは応用展開できることは言うまで もない。照明装置は色温度を可変できるように構成することが好まし い。これは、RGBの画素をストライプ状あるいはドットマトリック ス状に形成し、これらに流す電流を調整することにより色温度を変更 できる。また、広告あるいはポスターなどの表示装置、RGBの信号 器、警報表示灯などにも応用できる。

また、スキャナの光源としても有機EL表示パネルは有効である。 RGBのドットマトリックスを光源として、対象物に光を照射し、画像を読み取る。もちろん、単色でもよいことは言うまでもない。また、アクティブマトリックスに限定するものではなく、単純マトリックスでもよい。色温度を調整できるようにすれば画像読み取り精度も向上する。

また、液晶表示装置のバックライトにも有機EL表示装置は有効である。EL表示装置(バックライト)のRGBの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更でき、また、明るさの調整も容易である。その上、面光源であるから、画面の中央部を明るく、周辺部を暗くするガウス分布を容易に構成できる。また、R、G、B光を交互に走査する、フィールドシーケンシャル方式の液晶表示パネルのバックライトとしても有効である。また、バックライトを点滅しても黒挿入することにより動画表示用などの液晶表示パネルのバックライトとしても用いることができる。

産業上の利用可能性

本発明によれば、高画質、良好な動画表示性能、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。

なお、本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。また、高精細の表示パネルであっても十分に対応できる。したがって、地球環境、宇宙環境に優しいこととなる。

300

請 求 の 範 囲

1. マトリックス状に配置されたEL素子と、

前記EL素子に流す電流を供給する駆動用トランジスタと、

前記EL素子の電流経路に配置された第1のスイッチング素子と、

前記第1のスイッチング素子をオンオフ制御するゲートドライバ回 路と、

前記駆動用トランジスタにプログラム電流を供給するソースドライ バ回路を具備し、


前記駆動用トランジスタはPチャンネルトランジスタであり、


前記ソースドライバ回路のプログラム電流を発生させる単位トランジスタはNチャンネルトランジスタであり、

前記ゲートドライバ回路は、前記第1のスイッチング素子を、1フレーム期間または1フィールド期間において、少なくとも複数回以上オフ状態に制御するEL表示パネルの駆動方法。


2. 前記第1のスイッチング素子は、1フレーム期間または1フィールド期間において、周期的にオフ状態に制御される請求項1記載の EL表示パネルの駆動方法。


1/189







3/189









6/189




7/189




8/189




9/189





第9図







12/189






14/189







第15欧



17/189





至17区





PCT/JP03/02597


19/189














PCT/JP03/02597






第25図


26/189






PCT/JP03/02597


28/189






PCT/JP03/02597

WO 03/091978





PCT/JP03/02597 WO 03/091978


31/189




32/189








至34図




第35図




第36図


37/189




差替え用紙(規則26)

38/189







PCT/JP03/02597




差替え用紙 (規則26)




差替え用紙(規則26)





43/189




第43図










47/189









50/189




51/189







53/189




54/189




55/189






57/189




第57図

58/189




第58図

59/189




第59図

60/189




第60図

61/189




62/189




第62図


63/189



64/189




65/189




第65図






第66図

PCT/JP03/02597





4




部68図


PCT/JP03/02597










72/189




73/189









差替え用紙(規則26)






第77図


PCT/JP03/02597




第78図





80/189




81/189









84/189






差替え用紙(規則26)

86/189




87/189




第87図

88/189




第88図

89/189




第89図








第90図

PCT/JP03/02597











95/189





第95図

96/189




第96図






99/189




第99図




部100図


101/189




部101函

102/189







104/189




第104図








106/189













第109図

PCT/JP03/02597




年110図




第111図

112/189




第112図

113/189




第113図


114/189




第114図




PCT/JP03/02597






第117図





第118図




第119図


PCT/JP03/02597 **WO** 03/091978








PCT/JP03/02597





第122図




:

124/189







第125図









128/189




PCT/JP03/02597







131/189




132/189




133/189




134/189




館134₿




136/189




137/189













139/189











143/189






145/189


												السبي					
	MODE4	0	0	0	0	0		0. 05H	0. 05H	0.04H	0.04H	0. озн	0. озн	0. 22H	0. 23H	0. 24H	0. 25H
(オン期間)	MODE3	0.05	0.05	0.05	0.05	0.05		0.05	0.05	0.05	90 '0	90 '0	0.05	0.05	0.05	0.05	0.05
B/A	MODE2	0	0	0	0	0		0.05	0.05	0.05	0.05	0.05	0.05	0.05	0.05	0.05	0.05
	MODE1	0	0	0	0	0]	0	0	0	0	0	0	0	0	0	0
	(平均)階調		2	ю	4	വ		17	18	19	20	21	. 22	61	62	63	64
-				<u></u>					-								

第145图

146/189




147/189




函147函

148/189




第148図

149/189




第149図


150/189




第150図




差替え用紙 (規則26)




153/189




第153図






.


156/189





第156図





PCT/JP03/02597 WO 03/091978













WO 03/091978





第163図




第164图

165/189







166/189



第166図





168/189




第168図

PCT/JP03/02597






第170図





第171図




第172图


173/189









.







第177图




第178函

179/189








181/189

H 垂直同期信号VD L Vob.	P)		2	6	4	ν ₀	9	2	<u>∞</u>	9 10		1 12	17	317	13 14 15	116	17	17 18	19 20		12	22	8	42
ゲート信号線17b(1) Vgl- Vg-		7-1	+		╼╉╌┨	·-	- 	╍┋╌┩		╼╁╌╁	╌┋╌┩		- -	╌┨╌┆	╼╅╌┆	_ i_	4-1	1 1		-	11	7-1	╺╂╌╄	
V gu L ゲート信号線17b(2) Vgl						#-	╍┟╌┆	-			┪┪		 	┵┦	╌┠╼╁	-	<u>. </u>	[17	† -†	
vgr - lg17b(3) Vgl					-+-			-+-	┪-		- -	┪-			-		<u> </u>					-	-†-	
ゲート信号線17b(4) Vgb-			1-	Г		†	 	H		H		닏	H	-	 ∤┆	Ц	<u>.</u>	L					H	i

至187





1838

20 21 19 14 15 16 6 ∞ 9 4 ന 2 田 垂直同期信号VD L Vgb-ーー ゲート信号線17b(1) Vgl-ーー ゲート信号線17b(2) Vgl-ーー Vgb-ーー ゲート信号線17b(3) Vgl-ーー ゲート信号線17b(4) Vgb-ーー

183/189


184/189






第185図

WO 03/091978




第186回




第187図





第188図



差替え用紙 (規則26)

INTERNATIONAL SEARCH REPORT

International application No. PCT/JP03/02597

A. CLASS Int.	IFICATION OF SUBJECT MATTER C1 ⁷ G09F3/30, G09G3/20, H05B33	/14	
According to	o International Patent Classification (IPC) or to both nat	tional classification and IPC	
B. FIELDS	SEARCHED		
Int.	ocumentation searched (classification system followed b C1 G09G3/30, G09G3/20, H05B33	/14, G05F1/10	
Jitsu Kokai	ion searched other than minimum documentation to the tyo Shinan Koho 1926-1996 Jitsuyo Shinan Koho 1971-2003	Toroku Jitsuyo Shinan Koho Jitsuyo Shinan Toroku Koho	5 1994–2003 5 1996–2003
Electronic d	ata base consulted during the international search (name	e of data base and, where practicable, sear	ren terms usea)
C. DOCU	MENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where app		Relevant to claim No.
E,X	JP 2003-150104 A (Matsushita Co., Ltd.), 23 May, 2003 (23.05.03), Par. Nos. [0372] to [0422]; F (Family: none)		1-2
Y	JP 2002-40990 A (Semiconductoo, Ltd.), 08 February, 2002 (08.02.02), Par. No. [0015] & KR 2001/105273 A & US		1-2
Y	JP 2001-42822 A (Pioneer Ele 16 February, 2001 (16.02.01), Par. Nos. [0013] to [0023], [Figs. 3, 5, 6, 9 to 11 (Family: none)		1-2
× Furth	er documents are listed in the continuation of Box C.	See patent family annex.	
"A" docum conside "E" earlier date "L" docum	categories of cited documents: ent defining the general state of the art which is not tred to be of particular relevance document but published on or after the international filing ent which may throw doubts on priority claim(s) or which is	"T" later document published after the interpriority date and not in conflict with the understand the principle or theory understand the considered novel or cannot be considered novel or cannot be considered when the document is taken along	he application but cited to lerlying the invention claimed invention cannot be ered to involve an inventive
cited to special "O" docum means "P" docum than th	o establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other ent published prior to the international filing date but later to priority date claimed	"Y" document of particular relevance; the considered to involve an inventive ste combined with one or more other sucl combination being obvious to a perso document member of the same patent	p when the document is n documents, such n skilled in the art family
05 J	actual completion of the international search fune, 2003 (05.06.03)	Date of mailing of the international sear 17 June, 2003 (17.0	ch report 06.03)
Name and n Japa	nailing address of the ISA/ nese Patent Office	Authorized officer	
Facsimile N	lo.	Telephone No.	

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/02597

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 10-232649 A (Casio Computer Co., Ltd.), 02 September, 1998 (02.09.98), Par. Nos. [0014] to [0023]; Figs. 1 to 5 & CN 1216135 A & EP 906609 A1 & KR 2000/064789 A & TW 441136 A & US 5990629 A & CA 2249592 C & WO 98/33165 A1	1-2
Y	JP 2001-60076 A (Sony Corp.), 06 March, 2001 (06.03.01), Par. Nos. [0025], [0032]; Fig. 5 & CN 1278635 A & EP 1061497 A1 & KR 2001/039666 A	1-2
Y	WO 01/006484 A1 (Sony Corp.), 25 January, 2001 (25.01.01), Pages 50 to 55; Figs. 11, 13 to 14 & EP 1130565 A1 & KR 2001/085788 A	1-2
Р, Ү	JP 2003-29708 A (Matsushita Electric Industrial Co., Ltd.), 31 January, 2003 (31.01.03), Par. Nos. [0127] to [0131]; Fig. 31 (Family: none)	1-2
P, Y	JP 2003-66865 A (Matsushita Electric Industrial Co., Ltd.), 05 March, 2003 (05.03.03), Par. Nos. [0098] to [0106]; Fig. 1 (Family: none)	1-2

Form PCT/ISA/210 (continuation of second sheet) (July 1998)

発明の属する分野の分類(国際特許分類(IPC)) Int. Cl'G09G3/30, G09G3/20, H05B33/14 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl'G09G3/30, G09G3/20, H05B33/14, G05F1/10 最小限資料以外の資料で調査を行った分野に含まれるもの 1926-1996年 日本国実用新案公報 1971-2003年 日本国公開実用新案公報 1994-2003年 日本国登録実用新案公報 1996-2003年 日本国実用新案登録公報 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語) 関連すると認められる文献 関連する 引用文献の 請求の範囲の番号 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 カテゴリー* 2003-150104 A (松下電器産業株式会社) 1 - 2E, X 2003.05.23 段落番号【0372】-【0422】, 図1-2, 37-38 (ファミリーなし) JP 2002-40990 A (株式会社半導体エネルギー研究 1 - 2Y 所),2002.02.08 段落番号【0015】 &KR 2001/105273 A &US 2001/048106 A1 □ パテントファミリーに関する別紙を参照。 C欄の続きにも文献が列挙されている。 x の日の後に公表された文献 * 引用文献のカテゴリー 「T」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す 出願と矛盾するものではなく、発明の原理又は理論 もの の理解のために引用するもの 「E」国際出願日前の出願または特許であるが、国際出願日 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの の新規性又は進歩性がないと考えられるもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 上の文献との、当業者にとって自明である組合せに 文献 (理由を付す) よって進歩性がないと考えられるもの 「O」口頭による開示、使用、展示等に言及する文献 「&」同一パテントファミリー文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 国際調査報告の発送日 17,06.03 国際調査を完了した日 05.06.03 2G | 9707 特許庁審査官(権限のある職員) 国際調査機関の名称及びあて先 橋本 直明 日本国特許庁 (ISA/JP) 郵便番号100-8915 電話番号 03-3581-1101 内線 3225 東京都千代田区霞が関三丁目4番3号

国際調査報告

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2001-42822 A (パイオニア株式会社) 2001.02.16 段落番号【0013】-【0023】,【0026】-【002 7】,図3,5,6,9-11(ファミリーなし)	1-2
Y	JP 10-232649 A (カシオ計算機株式会社) 1998.09.02 段落番号【0014】-【0023】, 図1-5 &CN 1216135 A &EP 906609 A1 &KR 2000/064789 A &TW 441136 A &US 5990629 A &CA 2249592 C &WO 98/33165 A1	1-2
Y	JP 2001-60076 A (ソニー株式会社) 2001.03.06 段落番号【0025】, 【0032】, 図5 &CN 1278635 A &EP 1061497 A1 &KR 2001/039666 A	1-2
Y	WO 01/006484 A1 (ソニー株式会社) 2001.01.25 第50頁-第55頁,図11,13-14 &EP 1130565 A1 &KR 2001/085788 A	1-2
Р, Ү	JP 2003-29708 A (松下電器産業株式会社) 2003.01.31 段落番号【0127】-【0131】,図31 (ファミリーなし)	1-2
P, Y	JP 2003-66865 A(松下電器産業株式会社) 2003.03.05 段落番号【0098】-【0106】,図1 (ファミリーなし)	1-2